ISE時(shí)序約束筆記4——Global Timing Constraints

　　問(wèn)題思考

　　在這個(gè)電路中哪些路徑是由OFFSET IN 和 OFFSET OUT來(lái)約束的?

　　問(wèn)題解答：

　　——OFFSET IN：PADA to FLOP and PADB to RAM

　　——OFFSET OUT：LATCH to OUT1, LATCH to OUT2, and RAM to OUT1

　　問(wèn)題思考

　　下面給出的系統框圖里，你將給出什么樣的約束值以使系統能夠跑到100MHz?

　　——假設在下面的器件之間沒(méi)有時(shí)鐘偏斜

　　問(wèn)題解答：

　　PERIOD = 10 ns , OFFSET IN (BEFORE) = 7 ns and OFFSET OUT (AFTER) = 8 ns

　　小結

　　1. 性能期望和時(shí)序約束相關(guān)聯(lián)

　　2. 周期約束覆蓋同步單元之間的延時(shí)路徑

　　3. OFFSET約束覆蓋從輸入管腳到同步單元和從同步單元到輸出管腳之間的延時(shí)路徑