京微雅格FPGA的仿真方法

　　京微雅格是世界上除美國硅谷以外唯一自主研發(fā)并成功量產(chǎn)現場(chǎng)可編程邏輯(FPGA)芯片的公司，目前擁有數百項技術(shù)專(zhuān)利和近百款產(chǎn)品。目前，已經(jīng)有越來(lái)越多的用戶(hù)都開(kāi)始使用國產(chǎn)FPGA來(lái)做自己的設計，然而在FPGA的開(kāi)發(fā)過(guò)程中，免不了要對設計進(jìn)行仿真。京微雅格的FPGA是支持在modelsim中進(jìn)行仿真的。

　　京微雅格的FPGA需要在Primace軟件中進(jìn)行開(kāi)發(fā)，為了便于客戶(hù)進(jìn)行仿真設計，在Primace5.0及以上版本都支持在工程中直接調用仿真工具M(jìn)odelsim。同時(shí)，也支持在modelsim中直接進(jìn)行調用京微雅格仿真庫的方式脫離primace軟件進(jìn)行仿真。這對利用modelsim進(jìn)行自動(dòng)化仿真提供了極大的便利。

　　1、 在Primace中調用modelsim仿真

　　Primace5.0及以上版本的軟件，直接支持在軟件中直接調用modelsim軟件進(jìn)行仿真。具體步驟如下：

　　一、下載安裝Modelsim，能正常使用Modelsim。

　　二、設置Primace軟件的EDA工具路徑。打開(kāi)Primace軟件，選擇Tools菜單下的Options選項，彈出設置窗口。點(diǎn)擊左邊窗口Environment分支下的EDA Tools標簽，在右邊的窗口中設置好EDA Simulation Tool下的Modelsim Path路徑，例如“C:modeltech_10.1awin32”，需要具體到win32目錄，如下圖所示。

　　三、編寫(xiě)testbench文件并將文件添加到工程中。并設置文件屬性為testbench。

　　該testbench文件是仿真激勵文件，只有添加到工程中，并且設為testbench屬性后，才能讓Primace軟件識別為激勵文件，才能正常啟動(dòng)仿真過(guò)程。下圖所示為添加名為top_tb.v的testbench文件。

　　經(jīng)過(guò)這步，工程里就具備了所有的條件，既有源碼Design File，也有Test Bench File。

　　四、運行菜單Flow->Simulation->RTL Simulation 啟動(dòng)RTL級的前仿真。這時(shí)Primace會(huì )自動(dòng)調用Modelsim軟件，并把所有源碼在Modelsim里編譯，并自動(dòng)啟動(dòng)仿真窗口。

　　同樣，運行Flow->Simulation->Timing Simulation可以啟動(dòng)包含時(shí)延信息的后仿真，得到的波形是經(jīng)過(guò)布局布線(xiàn)后在芯片內的真實(shí)波形仿真結果。

　　2、 仿真過(guò)程探究

　　primace調用modelsim后，在modelsim的腳本窗口會(huì )發(fā)現一些信息，經(jīng)過(guò)查看信息就大概能了解整體仿真的過(guò)程是如何進(jìn)行的。這種仿真，實(shí)際是Primace軟件啟動(dòng)modelsim后，執行了do文件的結果。

　　執行過(guò)一次RTL Simulation之后，Primace會(huì )在工程目錄下新建simulate目錄，并自動(dòng)生成所有相關(guān)的仿真文件，包括擴展名為.do的文件。用文本工具打開(kāi)*.do文件可以看到其內容：

　　Modelsim的do文件是modelsim支持的一種批處理文件：

　　第8行：建立rtl_work庫

　　第9行：把work庫映射到rtl_work庫上來(lái)

　　第10行：編譯京微雅格的FPGA仿真庫文件

　　第11行：編譯工程里使用到的IP仿真核庫文件

　　第12行：編譯工程里的源文件，激勵文件

　　第13行：?jiǎn)?dòng)modelsim仿真

　　第14行：添加所有信號到波形文件中

　　當Modelsim執行到此時(shí)，用戶(hù)只需要執行相應的時(shí)間就可以進(jìn)行仿真了。