基于SoPC的FIR濾波器設計與實(shí)現

　　2.3 生成VHDL語(yǔ)言

　　完成FIR濾波器核配置后，便可得到設計好的濾波器，加入輸入/輸出信號，形成如圖4所示電路。點(diǎn)擊SignalCompiler，再選擇Anal-yze，選擇Sigle step compilation中的Convert MDL to VHDL，就可以生成對應的VHDL語(yǔ)言。

　　在QuartusⅡ中打開(kāi)編譯后生成的fir.qpf工程文件，可以得到濾波器的VHDL語(yǔ)言，其部分代碼如下：

　　編譯成功后，可以將其轉換成元件。

　　2.4 系統功能仿真

　　在Matlab中，建立M文件，運用前面設置好參數所生成的FIR濾波器，打開(kāi)FIR濾波器時(shí)域響應與系數值(time response & coefficeient vahles)。得到該濾波器的時(shí)域響應和系數值如圖5所示，由該系數表確定濾波器，并進(jìn)行算法級仿真，得到如圖6所示的波形。

　　圖6(a)為濾波前信號，圖6(b)為濾波后信號。從仿真波形可以看出，經(jīng)過(guò)FIR濾波器之后，高次諧波信號被很好地濾除了，達到了預定的設計目標。

　　3 基本FPGA片上系統的功能測試

　　設計目標器件選用美國Altera公司Cyclone系列FPGA器件中的EP3C25E144C8N芯片，通過(guò)開(kāi)發(fā)工具QuartusⅡ對各個(gè)模塊的VHDL源程序及頂層電路進(jìn)行編譯、邏輯綜合、電路的糾錯、驗證、自動(dòng)布局布線(xiàn)及仿真等各種測試，最終將設計編譯的數據下載到芯片中，同時(shí)與單片機AT89C51結合，進(jìn)一步進(jìn)行數據的快速處理和控制，實(shí)現鍵盤(pán)可設置參數及LCD顯示。經(jīng)實(shí)際電路測試驗證，達到了設計的要求。

　　4 結語(yǔ)

　　這種基于SoPC數字濾波器的設計與實(shí)現，不僅利用Matlab中的Simulink與Alterl DSP Builder工具確定FIR濾波器系數，不用編程，只需簡(jiǎn)單的設置，而且通過(guò)VHDL層次化設計方法，同時(shí)使FPGA與單片機相結合，采用C51及VHDL語(yǔ)言模塊化設計思想進(jìn)行優(yōu)化編程，進(jìn)一步完善了數據的快速處理和有效控制，提高了設計的靈活性、可靠性，也增強了系統功能的可擴展性。