基于FPGA 的FIR 數字濾波器設計方案

　　在QuartusⅡ環(huán)境下，數字濾波器的內部邏輯經(jīng)過(guò)編譯適配之后，以。sof文件的形式直接加載到FPGA中。

　　4 FIR數字濾波器的FPGA實(shí)時(shí)測試

　　進(jìn)行實(shí)時(shí)測試的電路是應用FPGA和USB的數據采集電路，如圖12所示。

　　測試時(shí)把信號發(fā)生器設置好的輸入信號輸入到A/D，采樣得到的數據經(jīng)過(guò)FPGA，再通過(guò)USB與PC機相連，應用QuartusⅡ中的SignalTapⅡ工具進(jìn)行實(shí)時(shí)檢測，結果如圖13所示，其中，上面的波形為輸入波形，頻率為200 Hz，下面的波形為輸出波形，由于200 Hz在低通的帶通內，所以?xún)烧叩牟ㄐ蜗嗖畈淮?。當輸入波形為頻率533 Hz時(shí)，由于是在截頻點(diǎn)，其輸出波形的幅值約為輸入波形幅值的71%，如圖13和14所示。

　　5結束

　　FIR數字濾波器在數字信號處理領(lǐng)域有著(zhù)廣泛的使用，本文通過(guò)仿真和實(shí)時(shí)驗證兩種方式實(shí)現了一種基于FPGA和DSP Builder的FIR數字濾波器。先根據FIR濾波器的基本原理和結構框圖搭建了濾波器的模型，再根據濾波器的性能指標通過(guò)FDATool工具對其進(jìn)行設計，并通過(guò)系統級仿真和ModelSim功能仿真進(jìn)行了簡(jiǎn)要的可行性分析，最后通過(guò)QuartusⅡ軟件對FIR數字濾波器進(jìn)行實(shí)時(shí)驗證，表明本方案所設計的FIR濾波器功能正確，性能良好。