利用數字電位器實(shí)現數控低通濾波器

　　3 數字電位器設計考慮

　　濾波電路選擇數字電位器時(shí)需要考慮以下幾個(gè)因素。

　　使用數字電位器的最大限制是電位器端點(diǎn)的電壓，通常該電壓必須保持在VCC和GND之間，以避免ESD結構內部的二極管將音頻信號嵌位。當VCC在規定的范圍(2.7~5.5 V)內時(shí)，DS3903的ESD結構允許輸入信號處于6 V與GND之間，這一特性對于要求輸入信號大于VCC的應用非常靈活。但是，在圖l所示電路中并未處理6.0 VP-P信號，因為運放電源低于6 V時(shí)將會(huì )嵌位信號。如果運算放大器能夠采用更高的電壓供電，即可使用DS3903的大信號處理功能。

　　電位器抽頭的變化形式(線(xiàn)性或對數)決定了電路截止頻率的線(xiàn)性調節或對數調節形式。對于圖l所示音頻范圍的濾波電路，為保證在40～800 Hz之間提供盡可能多的截止頻率設置，采用線(xiàn)性電位器比較合適。

　　電位器的分辨率(如128或256抽頭)決定了截止頻率的調節精度，抽頭數越多，截止頻率的調節精度也越高。對于音頻應用，不太可能使用64或128抽頭以上的電位器來(lái)設置低通濾波器的截止頻率。對于寬帶應用則要求更多的電位器抽頭。

　　一些數字電位器采用非易失存儲，能夠在沒(méi)有電源供電時(shí)保持抽頭位置。這種特性可用于保存校準后的濾波器位置，而在上電時(shí)不再調整濾波器設置。易失電位器總是從一個(gè)預置位置啟動(dòng)，電路在被修改之前將一直保持默認位置。

　　數字電位器的端到端電阻和滑動(dòng)電阻具有較寬的公差，圖l所示電路中的兩個(gè)電阻(POTO和POT2)則保持相等，因為這兩個(gè)電阻制作在同一硅片上。電位器的實(shí)際阻值差別較大，通常端到端電阻的變化范圍是±20%，但它們的相對值基本保持穩定。

　　另外，數字電位器內部也具有一定的寄生電容，這會(huì )限制最大截止頻率。截止頻率大于500 kHz時(shí)，不推薦使用10 kΩ的數字電位器，也不建議將50 kΩ數字電位器用于100 kHz以上的設計或將100 kΩ的數字電位器用于50 kHz以上的設計。對于音頻應用，所選擇的電位器能夠提供足夠的帶寬，但對于寬帶應用，必須慎重考慮這一因素。

　　4 運算放大器的選擇

　　該電路對于運算放大器的主要設計考慮是最小穩定增益和輸入、輸出電壓擺幅。輸入級接收信號并將其偏置在VCC/2直流電平，濾波器本身是單位增益放大器。為保證可靠工作.放大器必須是單位增益穩定。另外，還需選擇具有滿(mǎn)擺幅輸入、輸出的運算放大器，以處理接近電路供電電壓的輸入信號。

　　5 結語(yǔ)

　　數字電位器可用于構建數控低通濾波器.本文中的雙極點(diǎn)濾波器能夠在音頻應用中提供良好性能，選擇不同的電容、電位器值可以調整濾波器的截止頻率，最高可達500 kHz。