FPGA研發(fā)之道(2)FPGA和他那些小伙伴們(二)器件互聯(lián)

　　系統架構確定，下一步就是FPGA與各組成器件之間互聯(lián)的問(wèn)題了。通常來(lái)說(shuō)，CPU和FPGA的互聯(lián)接口，主要取決兩個(gè)要素：

　　(1)CPU所支持的接口。

　　(2)交互的業(yè)務(wù)。

　　通常來(lái)說(shuō)，FPGA一般支持與CPU連接的數字接口，其常用的有EMIF，PCI,PCI-E,UPP,網(wǎng)口(MII/GMII/RGMII)，DDR等接口。作為總線(xiàn)類(lèi)接口，FPGA通常作為從設備與CPU連接，CPU作為主設備通過(guò)訪(fǎng)問(wèn)直接映射的地址對FPGA進(jìn)行訪(fǎng)問(wèn)。根據是否有時(shí)鐘同步，通?？偩€(xiàn)訪(fǎng)問(wèn)分為同步或異步的總線(xiàn)，根據CPU外部總線(xiàn)協(xié)議有所不同，但數據、地址、控制信號基本是總線(xiàn)訪(fǎng)問(wèn)類(lèi)型中總線(xiàn)信號所不能省略的。CPU手冊中會(huì )對信號定義和時(shí)序控制有著(zhù)詳細的說(shuō)明，FPGA需要根據這些詳細說(shuō)明來(lái)實(shí)現相應的邏輯。同時(shí)CPU還可以對訪(fǎng)問(wèn)時(shí)序進(jìn)行設置，比如最快時(shí)鐘，甚至所需的最小建立時(shí)間和保持時(shí)間，這些一般CPU都可以進(jìn)行設置，而這些具體參數，不僅影響FPGA的實(shí)現，也決定總線(xiàn)訪(fǎng)問(wèn)的速度和效率。對于同步總線(xiàn)，只需要根據輸入時(shí)鐘進(jìn)行采樣處理即可，但對于異步總線(xiàn)，則需要的對進(jìn)入的控制信號進(jìn)行同步化處理，通常處理方式是寄存兩拍，去掉毛刺。因此用于采樣的時(shí)鐘就與CPU所設置的總線(xiàn)參數相關(guān)，如采樣時(shí)鐘較低，等控制信號穩定后在譯碼后輸出，一個(gè)總線(xiàn)操作周期的時(shí)間就會(huì )相對較長(cháng)，其處理的效率也相對較低;假如采樣時(shí)鐘過(guò)快，則對關(guān)鍵路徑又是一個(gè)挑戰，因此合理設定采樣頻率，便于接口的移植并接口的效率是設計的關(guān)鍵點(diǎn)和平衡點(diǎn)。

　　對于總線(xiàn)型的訪(fǎng)問(wèn)來(lái)說(shuō)，數據信號通常為三態(tài)信號，用于輸入和輸出。這種設計的目的是為了減少外部連線(xiàn)的數量。因為數據信號相對較多一般為8/16/32位數據總線(xiàn)?？偩€(xiàn)的訪(fǎng)問(wèn)的優(yōu)勢是直接映射到系統的地址區間，訪(fǎng)問(wèn)較為直觀(guān)。但相對傳輸速率不高，通常在幾十到100Mbps以下。這種原因的造成主要為以下因素(1)受制總線(xiàn)訪(fǎng)問(wèn)的間隔，總線(xiàn)操作周期等因素，總線(xiàn)訪(fǎng)問(wèn)間隔即兩次訪(fǎng)問(wèn)之間總線(xiàn)空閑的時(shí)間，而總線(xiàn)操作周期為從發(fā)起到相應的時(shí)間。(2)不支持雙向傳輸，并且FPGA需主動(dòng)發(fā)起對CPU操作時(shí)，一般只有發(fā)起CPU的中斷處理一種方式。這種總線(xiàn)型操作特點(diǎn)，使其可以用作系統的管理操作，例如FPGA內部寄存器配置，運行過(guò)程中所需參數配置，以及數據流量較小的信息交互等操作。這些操作數據量和所需帶寬適中，可以應對普通的嵌入式系統的處理需求。

　　對于大數據流量的數據交互，一般采用專(zhuān)用的總線(xiàn)交互，其特點(diǎn)是，支持雙向傳輸，總線(xiàn)傳輸速率較快，例如GMII/RGMII、Upp、專(zhuān)用LVDS接口，及SERDES接口。專(zhuān)用SERDES接口一般支持的有PCI-E，XAUI，SGMII，SATA，Interlaken接口等接口。GMII/RGMII,專(zhuān)用LVDS接口一般處理在1GbpS一下的業(yè)務(wù)形式，而PCI-E，根據其型號不同，支持幾Gbps的傳輸速率。而XAUI可支持到10Gbps的傳輸速率，lnterlaken接口可支持到40Gbps的業(yè)務(wù)傳輸。

　　對于不同所需的業(yè)務(wù)形式及處理器的類(lèi)型，則可選擇相應的接口形式，來(lái)傳輸具體的業(yè)務(wù)?，F今主流FPGA中都提供的各種接口的IP。選擇FPGA與各型CPU互聯(lián)接口，一般選擇主流的應用交互方案，特殊的接口缺少支撐IP，導致開(kāi)發(fā)、調試、維護和兼容性的成本都較大，同時(shí)注意系統的持續演進(jìn)的需要，如只在本項目使用一次，而下一項目或開(kāi)發(fā)階段已摒棄此類(lèi)接口，則需提前規劃技術(shù)路線(xiàn)。畢竟一個(gè)穩定、高效的接口互聯(lián)是一個(gè)項目成功的基礎。

　　不是所有的嵌入式系統都需要“高大上”的接口形式，各類(lèi)低速的穩定接口也同樣在FPGA的接口互聯(lián)中有著(zhù)重要的角色，其中UART、SPI、I2C等連接形式也非常的常見(jiàn)。畢竟，一個(gè)優(yōu)秀的設計不是“高大上”的堆積，而是對需求最小成本的滿(mǎn)足。適合的才是最美的。