一種基于BQ24161+TPS2419雙電池供電方案

　　1) 當主電池給系統供電時(shí)，插入備電，如果備電電壓滿(mǎn)足VBAT2_SYS-VSYS>65mV,那么備電的TPS2419會(huì )打開(kāi)外部的MOSFET,備電給系統供電，VSYS=VBAT2_SYS-Vdrop2,其中Vdrop2是MOSFET上的導通壓降。對于主電的通路來(lái)說(shuō)，如果此時(shí)VBAT1_SYS-VSYS滿(mǎn)足關(guān)斷條件，那么主電池通路的MOSFET會(huì )關(guān)斷，由備電給系統供電，關(guān)斷過(guò)程中VSYS電壓保持穩定，能夠保證系統供電的可靠性。如果VBAT1_SYS-VSYS不滿(mǎn)足關(guān)斷條件，那么主電的通路的MOSFET仍然導通，此時(shí)主電備電的同時(shí)給系統供電。

　　2) 當主電池給系統供電時(shí)，拔出備電，因為此時(shí)備電通路MOSFET沒(méi)有打開(kāi)，拔出備電對VSYS沒(méi)有任何影響，VSYS仍然由主電來(lái)提供。

　　3) 當備電給系統供電時(shí)，拔出備電。在拔出備電的過(guò)程中VSYS電壓會(huì )有下降的趨勢，當VSYS電壓跌落到主電通路VBAT1_SYS-VSYS>65mV的導通門(mén)檻時(shí)，主電回路的TPS2419會(huì )迅速打開(kāi)MOSFET,VSYS電流由主電池來(lái)提供，由于TPS2419能夠迅速打開(kāi)，因此在整個(gè)切換過(guò)程中能夠保證VSYS供電的可靠性。

　　綜合以上幾種條件下分析，表明本文中TPS2419設計實(shí)現的ORing電路在備電突然插入或者拔出的情況下，能夠完全保證系統供電的可靠性。

　　下面先來(lái)分析討論一下主電通路TPS2419電路的設計，如圖4所示。

　　TPS2419的A、C引腳電壓檢測輸入引腳，用來(lái)檢測外部MOSFET上的壓降，分別連接MOSFET的源極和漏極，分別連接470nF的去耦電容。對于MOSFET的選擇要考慮電壓等級、Rdson、尺寸、驅動(dòng)電壓等級以及成本等因素。本設計中采用CSD16412Q5A型N-MOSFET,其VDS電壓等級為25V,RDS(on)只有13mΩ。為了最大程度減小對TPS2419內部電源的干擾，BYP引腳需要連接一個(gè)2.2nF的去耦電容。GATE引腳提供外部MOSFET的柵極驅動(dòng)信號，其強健的驅動(dòng)能力可以使得TPS2419在100-200ns的時(shí)間里迅速的關(guān)斷外部MOSFET,為了防止過(guò)快的電流變化對電路的影響，需要GATE引腳與MOSFET的柵極之間串聯(lián)一個(gè)10Ω~200Ω的電阻，本設計中選取30Ω電阻R13.RSET引腳是用力設置MOSFET的關(guān)斷門(mén)檻，如下式：

　　負的關(guān)斷門(mén)檻可以防止由于總線(xiàn)上噪聲引起的誤關(guān)斷動(dòng)作，但也會(huì )造成大的反向電流;正的關(guān)斷門(mén)檻可以防止或減小反向電流，但是對噪聲的敏感度高，易在輕載時(shí)不斷關(guān)斷、重起。由于本設計是針對電池的應用，輸入電源噪聲很小，另外負載電流不太大，為了盡量防止反向電流引起的電池之間互充，可以設置關(guān)斷門(mén)檻為0mV,因此取

　　EN引腳為T(mén)PS2419的使能控制，為了最大限度的減小系統待機時(shí)候的靜態(tài)電流，當系統處于待機條件下OREN1信號拉低，TPS2419處于不使能狀態(tài)，靜態(tài)電流可以維持在最小，此時(shí)系統的供電經(jīng)過(guò)肖特基二極管D2來(lái)提供。

　　圖5是備電通路TPS2419電路的設計。

　　備電池通路與主電池通路TPS2419電路設計基本相同，只是MOSFET管的設計稍有區別。對于相同部分的電流這里不再贅述，只對MOSFET部分進(jìn)行分析討論。如果在應用中需要關(guān)斷備電池的放電，如果選用單MOSFET的設計，當OREN2設置TPS2419處于不使能狀態(tài)時(shí)，如果備電池電壓高于VSYS時(shí)，電流就會(huì )從外部MOSFET的體二極管流向VSYS,從而不能斷開(kāi)備電的放電，因此這里需要采用對管的結構，這樣就可以完全切斷備電放電的通路。

　　2.4 實(shí)驗結果分析

　　測試電路在靜態(tài)負載以及動(dòng)態(tài)負載不同負載條件下，系統供電電壓VSYS的穩定性以及VBAT1_SYS與VBAT2_SYS之間是否相互影響：

　　1) 備電不在位，主電提供系統電壓VSYS,VBAT1_SYS>VBAT2_SYS條件下插入備電。過(guò)程中不存在主電、備電切換供電過(guò)程，測試VSYS電壓的穩定性以及備電對主電通路的影響;

　　2) 備電不在位，主電提供系統電壓VSYS,VBAT1_SYS<=“” p=“”>

　　3) 備電在位，主電提供系統電壓VSYS,VBAT1_SYS>VBAT2_SYS,拔出備電。過(guò)程中不存在主電、備電切換供電過(guò)程，測試VSYS的穩定性以及備電對主電通路的影響;

　　4) 備電在位，備電提供系統電壓VSYS,VBAT1_SYS<=“” p=“”>

　　下面分為靜態(tài)負載電流以及動(dòng)態(tài)負載電流兩種情況，在不同工作條件下測試系統電壓VSYS的穩定性以及VBAT1_SYS與VBAT2_SYS之間是否相互影響，其中：CH1-VSYS,CH2-VBAT1_SYS,CH3-VBAT2_SYS,CH4-ISYS.

　　1) 持續負載電流條件下測試

　　測試方法：VSYS系統供電端上加恒定3A靜態(tài)電流負載，在主電、備電供電條件下，測試備電插入、拔出過(guò)程中VSYS電壓的穩定性和穩定性。