基于PEX8648交換芯片的數據處理模塊設計

　　0 引言

　　PCI Express是第三代高性能IO總線(xiàn)，在總線(xiàn)結構上采取了根本性的變革，主要體現在兩個(gè)方面：一是由并行總線(xiàn)轉變?yōu)榇锌偩€(xiàn);二是采用點(diǎn)到點(diǎn)的互連。將原并行總線(xiàn)結構中橋下面掛連設備的一條總線(xiàn)變成一條鏈路，一條鏈路可包含一條或多條通路，每條通路由兩對差分信號線(xiàn)組成雙單工的串行傳輸通道，沒(méi)有專(zhuān)用的數據、地址、控制和時(shí)鐘線(xiàn)，總線(xiàn)上各種事務(wù)組成信息包來(lái)傳送。點(diǎn)到點(diǎn)的互連方式使得每個(gè)設備由獨立的鏈路連接，獨享帶寬，這是提高傳輸速率的有效解決方案。

　　隨著(zhù)數量不斷增長(cháng)的PCIe處理單元和外設芯片，PCIE交換和橋接器提供協(xié)議轉換能力，為這些系統的互連帶來(lái)了便捷的解決方案，同時(shí)豐富了整個(gè)應用環(huán)境。PLX8648是PLX公司開(kāi)發(fā)的PCIE交換芯片，符合PCIE2.0標準。支持12 port，48 lane，并且端口可以靈活配置、支持多播、低延遲、低功耗。支持熱插拔功能，含有三個(gè)并行控制器和一個(gè)IIC串行擴展模塊，配合使用IO端口控制器，可以在每個(gè)下游端口實(shí)現熱插拔控制功能。本文采用PEX8648設計實(shí)現了一種可連接多種PCIE設備的數據處理模塊。

　　1 PCIE交換開(kāi)關(guān)

　　交換開(kāi)關(guān)是一個(gè)具有2～n端口的設備，每個(gè)端口連一條PCIE鏈路，在系統中用于多設備的互聯(lián)。交換開(kāi)關(guān)可以將事務(wù)從任一個(gè)端口路由到另一個(gè)端口，交換開(kāi)關(guān)內部可以抽象為圖1的邏輯結構，基于一條虛擬PCI總線(xiàn)，該總線(xiàn)與上游端口及各下游端口間均為一虛擬PCI橋，各橋都采用PCI類(lèi)型01配置空間頭標，配置和枚舉軟件在系統引導時(shí)檢測并初始化頭標寄存器。

　　PLX公司的PEX8648最多支持48通路，12端口的PCI Express Gen 2交換芯片，可選擇配置每個(gè)端口的通路數為X4，X8或X16，也支持X1和x2的通路數，合計480GT/s的帶寬。PEX8648交換開(kāi)關(guān)具有靈活的體系結構，48條通路被平均分配在3個(gè)控制端口中，稱(chēng)之為Station，每個(gè)station包含16條通路，這3個(gè)控制端口通過(guò)內部互連到中樞RAM中。每個(gè)station中的16條通路可以組合，配置成1到4個(gè)PCIE端口。如果上游端口在其他station中，則當前station中的端口將使能為下游端口。其端口配置表如表1所示，表中方括號內為通道號。

　　所有的端口序號都與下游端口內部虛擬PCI總線(xiàn)的PCI-PCI橋分派的PCI設備號相關(guān)聯(lián)，例如端口6是一個(gè)下游端口，則內部PCI-PCI橋分給這個(gè)端口設備的Device Number就是6。PEX8648的任何一個(gè)端口都可配置成上游端口，但推薦將端口0配置成上游端口，PCI-PCI橋對上游端口不設定設備號，該端口的設備號由上游連接的設備分配。

　　2 模塊設計

　　2.1 功能框圖

　　本文設計的數據處理模塊采用PowerPC8640處理器，該處理器配置了兩種靈活的高性能IO接口。一種是×1、×2、×4、×8 PCI Expre ss接口，采用PCI-E總線(xiàn)實(shí)現板級高性能設備的串行點(diǎn)對點(diǎn)互連。另一種是1×、4×線(xiàn)串行RapidIO接口，本設計中均配置為PCIE接口。處理器對外通過(guò)PCIE交換開(kāi)關(guān)互連顯示處理芯片和存儲控制單元，對外提供4路PCIE鏈路，可以連接更多的PCIE設備，其功能結構如圖2所示。

　　2.2 PEX8648端口分配

　　處理器總共連接6種PCIE設備，將處理器第二路PCIE接口上接PEX8648交換芯片，將PEX8648的port0設置成上游端口，配置為×8的PCI Express接口，交換開(kāi)關(guān)下連接PCIE接口的顯示處理器，2路對外×4的PCIE接口和2路×1的PCIE接口，5種設備連接的端口號分別現配置如圖2所示，Port0為上游端口8640 PCIE1，×8通路;Port4和Port5為×4通路;Port6和port7為×1通路，Port8連接顯示處理器，配置×8通路。

　　2.3 中斷號映射

　　PEX8648支持PCI INTx信號中斷機制，它可以向系統中斷控制器發(fā)送中斷信號。這種機制和現存的PCI軟件兼容。PEX8648只用INTA#生成內部中斷消息，因為他是一個(gè)單功能設備，但從下游端點(diǎn)引入的消息可以是INTA#、INTB#、INTC#、INTD#，下游端口內部生成的INTA#中斷消息將依照下游端口的設備號在上游端口重新映射。這種重新映射表如表2所示。

　　根據表2，PEX8648下掛接的5路PCIE接口連接的設備均發(fā)送INTA#中斷，因此，按照它們連接的端口號分配如下：Port4對應INTA，Port5對應INTB，Port6對應INTC，Port7對應INTD，Port8對應INTA。

　　處理器PowerPC8640兩路PCIE接口在根復合節點(diǎn)模式下接收INTx虛擬中斷信號，并將INTx中斷信號與中斷請求信號IRQn邏輯上進(jìn)行組合，其映射關(guān)系如下

　　由上表可以得出在系統中斷分配時(shí)，Port4對應IRQ0，Port5對應IRQ1，Port6對應IRQ2，Port7對應IRQ3，Port8對應IRQ0。

　　3 PCIE接口軟件初始化

　　PowerPC8640的PCIE控制器上電后需要對配置寄存器以及EP設備進(jìn)行初始化。首先初始化PowerPC8640的基地址和空間大小。處理器8640在內部定義了多個(gè)局部存取窗口，按照優(yōu)先級選取一個(gè)窗口作為PCIE的配置窗口，可設置窗口的基地址和窗口大小。然后掃描PCIE鏈路上的PCIE設備，這時(shí)能掃描到PowerPC8640的PCIE設備，通過(guò)看ID號可判定掃描到PowerPC8640的PCIE設備后進(jìn)行PCIE鏈路訓練，訓練通過(guò)后進(jìn)行PowerPC8640的PCIE設備寄存器設置，需要把PowerPC8640的PCIE設備配置為主設備，設置PowerPC8640 的PCIE設備為BUS0，點(diǎn)對點(diǎn)連接的設備為BUS1。

　　配置完P(guān)owerPC8640的PCIE設備后再次掃描PCIE鏈路，查找鏈路上的PCIE交換開(kāi)關(guān)PEX8648，PEX8648的總線(xiàn)號是BUS1，找到后再按照類(lèi)型1配置交換開(kāi)關(guān)頭標區，配置原級總線(xiàn)號，次級總線(xiàn)號寄存器和分配給交換開(kāi)關(guān)及所有下游設備的PCI空間基址和大小進(jìn)行配置，然后對交換開(kāi)關(guān)連有設備的端口的原級總線(xiàn)號，次級總線(xiàn)號寄存器和PCI空間基址和大小進(jìn)行配置。

　　配置完P(guān)EX8648交換開(kāi)關(guān)后再次掃描PCIE鏈路，查找鏈路上的PCIE端節點(diǎn)設備，可以獲得BUS4、BUS5、BUS6、BUS7、BUS8上連接有PCIE

　　設備的ID號，然后各個(gè)設備再配置各自的PCI配置空間即可完成PCIE初始化。整個(gè)流程圖如圖3所示。

　　4 總結

　　本文通過(guò)PCIE交換開(kāi)關(guān)PEX8648實(shí)現了多PCIE設備互連的系統，并對PEX8648端口特性、互連方式及軟件初始化方法進(jìn)行了詳細介紹。結果表明，基于PCIE交換的處理模塊具有靈活的系統拓撲結構，降低了系統硬件復雜度和軟件開(kāi)發(fā)過(guò)程，可為同行設計提供參考。