如何在集成電路中減少天線(xiàn)效應

如摩爾定律所述，數十年來(lái)，集成電路的密度和性能迅猛增長(cháng)。眾所周知，這種高速增長(cháng)的趨勢總有一天會(huì )結束，人們只是不知道當這一刻來(lái)臨時(shí)，集成電路 的密度和性能到底能達到何種程度。隨著(zhù)技術(shù)的發(fā)展，集成電路密度不斷增加，而柵氧化層寬度不斷減少，超大規模集成電路中常見(jiàn)的多種效應變得原來(lái)越重要并難 以控制。天線(xiàn)效應便是其中之一。在過(guò)去的二十年中，半導體技術(shù)得以迅速發(fā)展，催生出更小規格、更高封裝密度、更高速電路、更低功耗的產(chǎn)品。本文將討論天線(xiàn) 效應以及減少天線(xiàn)效應的解決方案。

天線(xiàn)效應

天線(xiàn)效應或等離子導致柵氧損傷是指：在MOS集成電路生產(chǎn)過(guò)程中，一種可潛在影響產(chǎn)品產(chǎn)量和可靠性的效應。

目前，平版印刷工藝采用“等離子刻蝕”法（或“干法刻蝕”）制造集成電路。等離子是一種用于刻蝕的離子化/活性氣體。它可進(jìn)行超級模式控制（更鋒利邊 緣/更少咬邊），并實(shí)現多種在傳統刻蝕中無(wú)法實(shí)現的化學(xué)反應。但凡事都有兩面性，它還帶來(lái)一些副作用，其中之一就是充電損傷。

等離子充電損傷是指在等離子處理過(guò)程中，MOSFET 中產(chǎn)生的柵氧化層的非預期高場(chǎng)應力。在等離子刻蝕過(guò)程中，大量電荷聚集在多晶硅和金屬表面。通過(guò)電容耦合，在柵氧化層中會(huì )形成較大電場(chǎng)，導致產(chǎn)生可損傷氧 化層并改變設備閥值電壓（VT）的應力。如下圖所示，被聚集的靜電荷被傳輸到柵極中，通過(guò)柵氧化層 ，被電流隧道中和。

　　圖1：等離子刻蝕過(guò)程中的天線(xiàn)效應。

顯而易見(jiàn)，暴露在等離子面前的導體面積非常重要，它決定靜電荷聚集率和隧穿電流的大小 。這就是所謂的“天線(xiàn)效應”。柵極下的導體與氧化層的面積比就是天線(xiàn)比率。一般來(lái)講，天線(xiàn)比率可看做是一種電流倍增器，可放大柵氧化層隧穿電流的密度。對 于給定的天線(xiàn)比率來(lái)說(shuō)，等粒子密度越高，隧穿電流越大。更高的隧穿電流意味著(zhù)更高的損傷。

3種等離子制造過(guò)程

導體層模式刻蝕過(guò)程——累積電荷量與周長(cháng)成正比。

灰化過(guò)程——累積電荷量與面積呈正比。

接觸刻蝕過(guò)程——累積電荷量與通過(guò)區域的面積成正比。

天線(xiàn)比率（AR）的傳統定義是指“天線(xiàn)”導體的面積與所相連的柵氧化層面積的比率。傳統理論認為，天線(xiàn)效應降低程度與天線(xiàn)比率成正比（每個(gè)金屬層的充電效果是相同的）。然而，人們發(fā)現天線(xiàn)比率并不取決于天線(xiàn)效應，還需要考慮布局問(wèn)題。