智能手機傳感器管理，FPGA比AP+MCU方案功耗低10倍

從屏幕旋轉、運動(dòng)檢測、數字羅盤(pán)和3D游戲，到增強實(shí)境(AR)、數碼影像防抖技術(shù)、定位服務(wù)(LBS)、室內及多樓層盲區導航功能，以加速度計、陀螺儀、氣壓計為代表的傳感器正在智能互聯(lián)時(shí)代扮演著(zhù)重要的角色。因此，對智能手機設計者而言，一個(gè)顯而易見(jiàn)的挑戰是，如何管理手機中迅速增加的傳感器？

有限的資源

利用手機應用處理器，或是以MCU/ASSP/ASIC為核心的“Sensor Hub”對傳感器進(jìn)行管理的做法并不新鮮。但Lattice公司消費類(lèi)移動(dòng)電子產(chǎn)品市場(chǎng)部經(jīng)理Subra Chandramouli認為，每添加一顆傳感器，有限的系統GPIO資源就會(huì )成為阻礙設計者前行的第一顆“絆腳石”；其次，不同的傳感器帶來(lái)了特定接口的要求，從而對AP或MCU可以支持的傳感器數目帶來(lái)了限制，增加了設計的復雜性并延長(cháng)了產(chǎn)品開(kāi)發(fā)過(guò)程；第三，由于傳感器的絕對數量在增加，它們在不斷收集時(shí)間敏感型數據的過(guò)程中，使得AP成為系統功耗的最大消耗者之一。

為了解決這些限制，并應對不斷增長(cháng)的功耗、成本和尺寸目標，在多傳感器的移動(dòng)電子產(chǎn)品設計中，一些智能手機開(kāi)發(fā)人員開(kāi)始放棄傳統意義上將傳感器連接至AP/MCU的做法，轉而選擇使用專(zhuān)門(mén)針對移動(dòng)應用進(jìn)行了優(yōu)化的低密度現場(chǎng)可編程門(mén)陣列(FPGA)產(chǎn)品，從消耗大量功耗的應用處理器中分離傳感器管理功能。Lattice日前宣布推出的超低密度iCE40LM FPGA就是一例。

靈活的方案

iCE40LMFPGA帶有選通信號發(fā)生器硬IP、I2C和SPI接口，通過(guò)采用25-ball/16-ball WLCSP(晶圓級芯片)封裝技術(shù)，iCE40LM系列最小的封裝尺寸僅為1.4mmx1.48mmx0.45mm。它在單芯片集成了許多先進(jìn)的功能，如：IrDA、條碼仿真、呼吸LED、以及可用于添加用戶(hù)自定義功能的邏輯。更重要的是，iCE40LM系列工作模式下的功耗低于1mW，采用iCE40LM FPGA方案比傳統單AP方案的功耗降低約100倍，比AP+MCU相結合的設計功耗低10倍。

iCE40LM傳感器管理解決方案的功耗降低了幾個(gè)數量級

Subra Chandramouli表示，通過(guò)采用低密度FPGA產(chǎn)品作為傳感器連接樞紐，設計師可從移動(dòng)設備的計算核心中將計算密集型傳感器管理功能進(jìn)行有效分離，不但速度比協(xié)處理器和ASSP快，還大大減少了功耗和電路板面積。巨大的設計靈活性據稱(chēng)是此類(lèi)產(chǎn)品帶給設計師的另一大優(yōu)勢。

此外，由于FPGA每個(gè)I/O是可配置的，通過(guò)FPGA輸入的任何形式接口，設計人員都可以很容易地改變設計方案用以支持新的接口需求。Lattice方面認為，這種新的自由方式使設計師能夠迅速而輕松地交換具有不同性能的傳感器，不必理會(huì )它們的接口要求，無(wú)需擔心改變在處理器子系統中的代碼或重做電路板。在產(chǎn)品設計早期鎖定的應用處理器和FPGA樞紐之間的接口，在設計過(guò)程中仍可做出重大修改，且不會(huì )影響產(chǎn)品開(kāi)發(fā)計劃。

同樣重要的是，這種新的方法給功耗帶來(lái)了相當的益處。在過(guò)去的二十年中，典型的FPGA靜態(tài)功耗急劇下降，從0.5W降低到如今的低于50μW。因此，作為一個(gè)事件驅動(dòng)的系統，基于FPGA的樞紐可以即時(shí)響應傳入的傳感器數據，并有效地減輕應用處理器耗時(shí)的傳感器管理和控制操作的負荷。

作為一個(gè)例子，下面的框圖說(shuō)明了在最近的手機設計使用ICE40 FPGA的應用。通過(guò)從應用處理器分離時(shí)序嚴格的“檢測、決定，驗證”功能，該應用實(shí)現了I/O擴展和多傳感器管理應用，有助于減少應用處理器的運行時(shí)間和降低功耗。

在手機設計中采用Lattice iCE40LM實(shí)現I/O擴展和多傳感器管理應用