數字電源UCD92xx的輸出電壓波形優(yōu)化與分析

基于UCD92xx與UCD7xxx的非隔離數字電源，其輸出電壓在軟啟動(dòng)階段經(jīng)常出現“臺階”現象，波形不平滑，尤其是輸出電壓設定為較低值時(shí)，如1.0V。這種“臺階”現象與UCD92xx 軟啟動(dòng)的設計原理有關(guān)，但完全可以通過(guò)一定的措施來(lái)優(yōu)化并最終解決。本文從UCD92xx的環(huán)路和最小占空比寬度兩個(gè)方向進(jìn)行優(yōu)化與分析，最終取得了理想的效果。

1、軟啟動(dòng)原理及待優(yōu)化輸出電壓波形

數字電源UCD92xx的軟啟動(dòng)是通過(guò)對參考電壓以步進(jìn)方式增加來(lái)實(shí)現的，整個(gè)過(guò)程是由芯片內部的軟件自動(dòng)完成的。在一款基于UCD9224和UCD74120的單板上測試時(shí)發(fā)現，其輸出電壓波形在軟啟動(dòng)階段有明顯的“臺階”現象，波形不平滑。

1.1 數字電源軟啟動(dòng)原理介紹

圖1所示的是數字電源UCD92xx的功率支路和控制支路?？刂浦分饕稍赨CD92xx芯片內部，包含誤差生成及模數轉換，環(huán)路補償，PWM計算及產(chǎn)生等。其中，參考電壓（VREF）電壓的設置亦包含在控制支路。

依據軟件算法，在軟啟動(dòng)階段，VREF每100μs增加一次，直至軟啟動(dòng)完成，即輸出電壓達到最終的設定值。例如，輸出電壓設定為1.0V，軟啟動(dòng)的時(shí)間設置為4ms，則在軟啟動(dòng)階段輸出電壓每一次增加25mv，直至達到1.0V。

圖1：數字電源功率級和控制級框圖

1.2 待優(yōu)化的輸出電壓波形

圖2所示的是輸出電壓波形，可以觀(guān)察到在軟啟動(dòng)階段輸出電壓的波形不夠平滑，有明顯的“臺階”現象。

該波形是在一款基于UCD9224和UCD74120的參考版上測得。主要測試條件為：測試環(huán)境常溫，輸入電壓為12V，輸出電壓為1.0V，輸出端帶載20A。另外，測試時(shí)，數字環(huán)路的詳細配置見(jiàn)下文2.4節。

圖2：輸出電壓波形

1.3輸出電壓“臺階”現象的初步分析

圖3所示的是時(shí)間軸展開(kāi)后觀(guān)察到的輸出電壓波形。通過(guò)測量可知，每經(jīng)過(guò)100μs輸出電壓增加一次，增加的幅度大約為23mV，與理論計算值25mV基本一致。

同時(shí)也可以觀(guān)察到，輸出電壓的每一次增加都是很快的完成，而不是緩慢增加。從功率級支路上分析，這是由于占空比快速增加造成。從控制級支路分析，則原因可以初步歸結為環(huán)路過(guò)快造成的。

圖3：輸出電壓的步進(jìn)幅度

2 數字電源模擬前端及環(huán)路

數字電源控制環(huán)路包含了模擬前端，數字環(huán)路補償等模塊，在配置環(huán)路時(shí)需要綜合考慮。其中，數字環(huán)路還包含非線(xiàn)性增益模塊，使能后可以有效提升整個(gè)電源的動(dòng)態(tài)響應性能。

2.1 數字電源模擬前端（AFE）

圖4紅色框內電路為數字電源模擬前端（Analog-Front End，AFE）的一部分，其增益可以設置為1,2,4,8等四個(gè)不同的值。設置不同的增益，則ADC的輸出精度也隨之不同，比如設置增益為4，則輸出精度為2mV；設置增益為1，則輸出精度為8mV。

在相同輸入誤差（VEAP-VEAN）的情況下，不同的AFE 增益值將直接影響環(huán)路指標。其影響趨勢為，增益越大，環(huán)路帶寬越寬。

圖4：數字電源的模擬前端