基于DSP與CPLD空間瞬態(tài)光輻射信號實(shí)時(shí)探測系統電路設計

探測系統對輸入的空間瞬態(tài)光輻射信號進(jìn)行實(shí)時(shí)識別處理，反演估算出空間瞬態(tài)信號能量大小并報告發(fā)生時(shí)刻。采用DSP+CPLD的數字處理方案，利用dsp的高速數字信號處理特性及cold的復雜邏輯可編程特性，可實(shí)現對瞬態(tài)信號的實(shí)時(shí)識別和處理。其中用cpld實(shí)現a/d變速率采樣，解決了嵌入式系統線(xiàn)路板面積有限與實(shí)時(shí)處理需要大容量存儲空間的矛盾。

實(shí)時(shí)處理我國現役空間瞬態(tài)光輻射信號探測系統中，老型號較多，大部分沒(méi)有配備自動(dòng)檢測和錄取設備?？臻g瞬態(tài)信號的錄取、數據的處理和上報大多由人工進(jìn)行，難以勝任復雜環(huán)境下快速、準確錄取信號以及氣象情報入網(wǎng)的要求。為適應現代化氣象分析的要求，采用dsp+cpld的方式將極大地提高現有空間瞬態(tài)信號探測的自動(dòng)錄取和分析能力。

在實(shí)時(shí)信號處理技術(shù)中，dsp+cpld方式是目前國際上比較通用的方法，如美國、俄羅斯等多采用這種方式。dsp是一種可編程的數字微處理器。與單片機相比，dsp芯片具有更適于數字信號處理的軟件和硬件資源，可用于復雜的數字信號處理算法。本文采用美國ti公司的tms320c3x系列浮點(diǎn)dsp芯片tms320c32作為整個(gè)系統的主機，利用其完成系統的控制和數字信號處理功能。

cpld是一種多用途、高密度的復雜可編程邏輯器件，可將系統的部分或全部功能集成在一塊芯片上，并且具有設計方便靈活、易于修改等特點(diǎn)，可大大縮短研制時(shí)間，并減小系統硬件復雜度。本文采用美國altera公司的max7000s系列cpld芯片epm7128slc84，利用cpld實(shí)現a/d變速率采樣及其它邏輯控制。

1 系統組成及基本原理

本探測系統主要解決了嵌入式系統線(xiàn)路板面積有限與實(shí)時(shí)數據處理需要大量存儲空間的矛盾，實(shí)現實(shí)時(shí)處理信號。

空間瞬態(tài)光輻射信號實(shí)時(shí)探測系統主要由三大模塊組成：前級預處理電路模塊、a/d變速率采樣模塊、dsp信號識別及存儲模塊。

各模塊的主要功能為：

(1)前級預處理電路模塊，負責空間瞬態(tài)光輻射信號的光電轉換、背景扣除、動(dòng)態(tài)范圍壓縮等任務(wù);

(2)a/d變速率采樣模塊，負責觸發(fā)信號產(chǎn)生、上升速率初判、信號采集時(shí)序控制、a/d變速率采樣及fifo緩沖存儲等任務(wù);

(3)dsp信號識別及存儲模塊，負責對空間瞬態(tài)信號進(jìn)行快速識別處理，反演計算出能量大小，報告事件發(fā)生時(shí)刻并存儲和傳輸數據;同時(shí)控制整個(gè)系統、并與pc機或其它系統傳輸數據發(fā)送。

2 前級預處理電路模塊

2.1光電轉換

由于空間瞬態(tài)光輻射信號速度快、動(dòng)態(tài)范圍大，故對光輻射探測器要求較高。本文采用日本濱松公司的s2387-1010r硅光電二極管，它具備靈敏度高、動(dòng)態(tài)范圍大、時(shí)間響應快和覆蓋范圍大等特性。

2.2 背景扣除

太陽(yáng)光輻射能量比空間瞬態(tài)光輻射信號能量高幾個(gè)數量級。對于系統而言，由于太陽(yáng)光的影響，目標信號十分微弱，大多掩埋在強噪聲之中。因此必須對強背景信號進(jìn)行扣除處理，提取出有用目標事件瞬態(tài)信號。

在信號自動(dòng)處理和分析技術(shù)中，強背景下弱信號的提取是一個(gè)難點(diǎn)。本文根據背景信號變化緩慢而目標信號變化快速的特點(diǎn)，采用高通濾波器對信號進(jìn)行背景扣除。

高通濾波器在技術(shù)實(shí)現上可以采用數字電路，也可以采用模擬電路。為簡(jiǎn)化電路、減輕后續處理電路壓力，本文采用電容、電阻等構建一個(gè)模擬高通濾波器進(jìn)行背景扣除。

濾波器的傳遞函數為：

h(s)=r/[(1/sc)+r]=src/(1+src)

選擇適當電阻、電容值即可實(shí)現對目標信號的背景扣除。

2.3 動(dòng)態(tài)范圍壓縮

空間瞬態(tài)光輻射信號的動(dòng)態(tài)范圍太大，如果直接對其進(jìn)行a/d轉換，則a/d的量化分辨率至少要15bit，并且因bit數多而增加后級數字信號處理的數據量、降低系統的實(shí)時(shí)性。因此采用對數放大器對信號的動(dòng)態(tài)范圍進(jìn)行對數壓縮。采用12bit的a/d轉換器即可滿(mǎn)足要求，且減少了處理的數據量，提高了系統實(shí)時(shí)性。本文采用美國ti公司的tl441m對數放大器。它是由四級30db對數放大器級聯(lián)成的單片高性能對數放大器芯片，可以得到120db的輸入電壓動(dòng)態(tài)范圍。

3 a/d變速率采樣模塊

3.1 閾值觸發(fā)

經(jīng)前級預處理后，目標信號進(jìn)入閾值觸發(fā)電路中的電壓比較器。dsp設置閾值信號，鎖存后經(jīng)d/a轉換輸出到電壓比較器，與輸入的目標信號進(jìn)行比較：若目標信號超過(guò)閾值信號，則產(chǎn)生觸發(fā)信號并驅動(dòng)時(shí)序控制電路及a/d轉換電路工作;否則不工作。

3.2 cpld控制a/d變速率采樣

為了進(jìn)一步減少信號處理的數據量，實(shí)現實(shí)時(shí)處理，本文采用了變速率采樣的方法解決線(xiàn)路板面積有限與數據處理需要大容量存儲空間的矛盾。

由空間瞬態(tài)光輻射信號特征可知，其初始值變化速度快，高頻分量所占比重較大;而后面信號變化速度逐漸減小，越靠后信號越接近緩變信號，低頻含量高。所以采用采樣間隔逐漸增大的方法實(shí)現變速率采樣。

初始采樣頻率為f,每隔m個(gè)采樣點(diǎn)采樣頻率下降一半,一直到采樣結束。在電路實(shí)現中采用的方法是：a/d轉換器按照固定的轉換速率進(jìn)行模擬量到數字量的轉換，而cpld控制采樣數據的變速率接收并存儲至fifo。

fifo存儲數據由其寫(xiě)使能控制信號wen(低電平有效)決定：當wen為低電平時(shí)，數據在每個(gè)寫(xiě)時(shí)鐘信號wclk的上升沿寫(xiě)入fifo;當wen為高電平時(shí)，數據保持不變。因此，控制fifo變速率接收數據即控制它的寫(xiě)使能信號wen為低電平的間隔變速率變化。在CPLD中由寫(xiě)時(shí)鐘信號wclk每隔m點(diǎn)二分頻后、再調整占空比即可實(shí)現wen的時(shí)序信號。

cpld對fifo變速率接收采樣數據的邏輯控制，用美國altera公司的軟件mux+plus ii可由三種方法實(shí)現：一是用計數器、分頻器等畫(huà)電路圖實(shí)現;二是用vhdl語(yǔ)言或ahdl語(yǔ)言編程實(shí)現;三是輸入時(shí)序波形文件實(shí)現。針對本系統而言，采取第二本文中a/d轉換器采用美國ad公司的ad678，它是一個(gè)12bit的多用途a/d轉換器，內部包括采樣保持器、微處理器接口、基準電壓源和時(shí)鐘驅動(dòng)電路，具有高可靠性和低功耗等特性。

3.3 由cpld進(jìn)行上升速率初判

目標信號幅度值從超過(guò)閾值起始點(diǎn)開(kāi)始的一段時(shí)間內的上升速率是判斷其能量范圍的重要判據。因此電路中采用cpld對a/d采樣的數據做初步判斷。當目標信號上升速率滿(mǎn)足設定要求時(shí)，產(chǎn)生上升速率觸發(fā)信號，并與其它結果做符合判定;否則丟棄當前數據，等待下一次探測數據。

3.4 fifo存儲

fifo(first in first out)是一種先進(jìn)先出的存儲器，即先讀入的數據先讀出。fifo存儲器自身的訪(fǎng)問(wèn)時(shí)間一般為幾十納秒。a/d轉換器等外設速度一般比DSP慢。如果采用fifo，a/d可以先將數據送往fifo，一旦fifo滿(mǎn)，fifo再向dsp申請中斷。這樣可以省去dsp等待與查詢(xún)的時(shí)間，而且中斷次數也可以減少，從而提高傳輸速度。

本系統中,fifo作為緩沖存儲器給上升速率初判電路和dsp處理器提供數據，同時(shí)作為變速率采樣結果的暫存單元。本文采用美國idt公司的idt72xxx系列同步并行fifo實(shí)現對數據的緩存。

4 dsp信號識別及存儲模塊

4.1 dsp處理及存儲

目標信號自動(dòng)識別能量范圍和錄取的核心是dsp信號處理模塊。為了滿(mǎn)足實(shí)時(shí)處理的要求，硬件的選取應以盡可能少的占用系統時(shí)間資源為基礎。從這個(gè)基本原則出發(fā)，采用tms320c32作為處理器。它是目前ti公司浮點(diǎn)dsp系列中性?xún)r(jià)比較高、在國內已得到廣泛應用的芯片。它的指令周期為33/40/50ns，具有豐富的硬件資源，如內部有512字節的ram、串行口、分開(kāi)的程序總線(xiàn)、數據總線(xiàn)和dma總線(xiàn)等，并且外部存儲器寬度可變、有程序引導(boot-load)功能。在軟件方面，它豐富的指令系統、靈活的程序控制、流水線(xiàn)操作和多樣的尋址方式等特點(diǎn)使其特別適合于數字信號處理。

dsp處理模塊主要由dsp、慢速eprom、高速sram、絕對時(shí)鐘芯片rtc(real-time-clock)及rs232串口組成。其中，選擇慢速eprom主要是為了降低系統成本，本文采用美國atmel公司的at27c010芯片。用于存儲程序和初始化數據。高速sram用于程序執行和數據的暫存，本文采用美國issi公司的is61c6416芯片，它與慢速eprom配合，既降低了系統成本，又能使程序快速運行，實(shí)現對信號的實(shí)時(shí)處理。

一旦目標事件發(fā)生，輸入信號經(jīng)a/d轉換后，數據緩存在fifo中，以備dsp調用。dsp上電復位后，將存儲在慢速eprom中的程序裝載到高速sram中運行，對暫存在fifo中的目標信號數據進(jìn)行能量范圍的識別和處理;然后從絕對時(shí)鐘芯片rtc取得目標事件發(fā)生的時(shí)刻值，和處理結果一起存儲在sram中;并將信號處理結果與發(fā)生時(shí)刻值從rs232串口輸出到pc機。

系統工作流程是：空間瞬態(tài)光輻射信號經(jīng)光輻射探測器轉換為電信號，經(jīng)前級預處理電路放大、去噪并壓縮動(dòng)態(tài)范圍;若信號超過(guò)閾值，則閾值觸發(fā)電路觸發(fā)a/d采樣后暫存在fifo中，否則不觸發(fā)a/d;由上升速率初判電路初步檢測信號初始值的上升速率?熏當上升速率滿(mǎn)足設定要求時(shí)，產(chǎn)生上升速率觸發(fā)信號，否則丟棄當前數據;上升速率觸發(fā)信號產(chǎn)生后，dsp從fifo中取得數據，對信號進(jìn)行模式識別和處理，存儲處理結果并經(jīng)接口電路傳送到pc機。

4.2 絕對時(shí)鐘芯片rtc

所謂絕對時(shí)鐘是指不僅支持每天時(shí)間的更新，而且支持日期(世紀、年、日、星期)更新的一種永久性時(shí)鐘電路。本文采用美國motorala公司的ds12887時(shí)鐘芯片，它對年、月、日、時(shí)、分、秒、星期進(jìn)行自動(dòng)記錄，內含114字節的ram單元和內置晶振電路，支持多種中斷方式，備用電池可供其工作10年，是目前計算機上的主流實(shí)時(shí)時(shí)鐘芯片。

4.3 rs232串口

由于rs232串口電平標準采用了負邏輯，與dsp的電平標準不兼容，所以采用rs232串口收發(fā)的數據需要進(jìn)行電平轉換。本文采用美國maxim公司的max232芯片作為電平轉換器件，它僅需+5v電源，電平轉換所需的±10v電源由片內電荷泵產(chǎn)生。

dsp芯片自帶的串口為同步串口，而rs232信號是異步信號，故需外加異步串行通信接口芯片uart(universal asynchronous receiver/transmitter)。本文采用美國ti公司的tl16c550芯片，它具有全雙工、雙緩沖器發(fā)送器和接收器。uart接收dsp發(fā)送的處理結果和發(fā)生時(shí)刻值，存入自身所帶的fifo中，再通過(guò)max232進(jìn)行電平轉換，最后從rs232串口中輸出到pc機。

本系統采用dsp+cpld模式實(shí)現對空間瞬態(tài)光輻射信號的實(shí)時(shí)處理，有效解決了線(xiàn)路板面積有限和實(shí)時(shí)處理需大容量存儲空間的矛盾，從而使系統性?xún)r(jià)比達到最佳狀態(tài)。實(shí)驗表明，系統可識別一般空間瞬態(tài)信號，結果較為理想。