高性能多DSP互連技術(shù)研究

前言

由于現代數字信號處理器(DSP)設計、半導體工藝、并行處理和互連與傳輸技術(shù)的進(jìn)步，現代高性能DSP的處理能力得到極大發(fā)展。但在移動(dòng)通信、雷達信號處理和實(shí)時(shí)圖像處理等復雜電子系統中，單片DSP的性能仍可能無(wú)法滿(mǎn)足需求，通常需要使用多片DSP構成并行信號處理系統。

在多DSP系統中，互連技術(shù)連接DSP、接口及其他處理器，一起構成系統的靜態(tài)體系結構，是數據傳輸的中間介質(zhì)的總和。互連技術(shù)傳輸代表計算任務(wù)、中間數據、結果或狀態(tài)控制信息的數據流，使接口與DSP中的算法模塊通過(guò)數據流動(dòng)態(tài)地連接起來(lái)，整合成分工協(xié)作的有機整體。

已經(jīng)有一些對多DSP并行系統互連技術(shù)的綜述，但還不夠全面而且沒(méi)有反映高性能DSP互連技術(shù)的最新進(jìn)展。因此，本文以世界主流公司的典型高性能DSP產(chǎn)品為例，全面總結高性能DSP的互連接口技術(shù)及其發(fā)展，對其互連特性進(jìn)行總結和歸納分類(lèi)，在此基礎上全面總結給出并行信號處理系統中多DSP互連設計的總體設計考慮和實(shí)際經(jīng)驗。

高性能DSP互連接口技術(shù)及其發(fā)展

多DSP系統的互連以DSP自身接口為基礎，下面以TI、ADI和Freescale三家公司的高性能DSP為例系統概括現有的DSP互連接口，見(jiàn)表1。

現有DSP的互連接口在物理層和傳輸控制上的特性是選擇使用互連技術(shù)的基礎，表2是對表1中所有的DSP互連接口的互連特性的總結。

可以看出，在越來(lái)越高的傳輸速率需求的推動(dòng)下，高性能DSP互連接口在物理層技術(shù)的主要發(fā)展趨勢是：從高電壓擺幅→低電壓擺幅，從單端信號→差分信號;從并行總線(xiàn)→串行信號線(xiàn);從收發(fā)異步→收發(fā)外同步→源同步→串行碼流中嵌入時(shí)鐘的串行器/解串行器(SerDes);從半雙工→全雙工;從多點(diǎn)分時(shí)共享總線(xiàn)→點(diǎn)-點(diǎn)的專(zhuān)用互連;最終使接口傳輸速率從幾十Mbit/s發(fā)展到目前的10Gbit/s。

數據的串行化意味著(zhù)數據必須以分組方式傳輸。而由于信號完整性問(wèn)題，高速串行差分線(xiàn)一般不允許多點(diǎn)負載，因此基于SerDes的互連一般是點(diǎn)到點(diǎn)的直接互連。當DSP數量較少時(shí)，可以采用DSP間兩兩的直接互連;當DSP數量較多時(shí)，須要采用中間DSP或用于數據傳輸的中間器件—交換機。

因此，物理層技術(shù)的發(fā)展推動(dòng)著(zhù)高性能DSP的主要互連技術(shù)從多點(diǎn)并行總線(xiàn)轉向高速串行直連和分組傳輸交換。例如TI在2008年10月發(fā)布的3核DSP TMS320C6474、Freescale在2008年11月發(fā)布的6核DSP MSC8156，都已經(jīng)取消傳統意義上的數據、地址和控制三總線(xiàn)接口而代之以sRIO、GE之類(lèi)的標準分組交換網(wǎng)絡(luò )接口以及AIF這樣的高速直連接口。

根據傳輸特性對互連技術(shù)分類(lèi)

互連的目的滿(mǎn)足接口及算法鏈路的數據傳輸需要，因此互連特性往往與傳輸特性緊密相關(guān)。各種互連技術(shù)雖各有不同，但可以根據互連與傳輸的共性進(jìn)行統一分類(lèi)，有助于理解并選擇合適的互連技術(shù)。表3是根據互連與傳輸的特性對現有主要DSP互連技術(shù)的分類(lèi)。圖1~圖4是對典型互連技術(shù)實(shí)例的圖示。

圖1 典型直接互連：鏈式、星型、陣列

圖2 典型多點(diǎn)總線(xiàn)直接互連：對等總線(xiàn)、主從總線(xiàn)

圖3 典型非網(wǎng)絡(luò )間接互連：存儲器中介(雙口、FIFO、共享)、FPGA

圖4 交換網(wǎng)絡(luò )互連：直接接入及需要適配器接口轉換

對表3補充說(shuō)明如下：多點(diǎn)總線(xiàn)為多DSP共享并分時(shí)占用，不能多數據流并發(fā)傳輸。多點(diǎn)主從總線(xiàn)可能有主總線(xiàn)的橋接轉換，例如PCI-HPI的PCI2040(TI)、PCI-Local總線(xiàn)的PCI9054(PLX)。傳統互連中的數據傳輸過(guò)程一般都需要源、中間或目的處理器的顯性或隱性(例如TDM中的時(shí)隙分配)地直接參與。而基于交換機的網(wǎng)絡(luò )互連則一般不需要。間接傳輸中的中介器件、DSP或交換機可以根據需要級聯(lián)。接口轉換橋方式連接標準網(wǎng)絡(luò )的實(shí)例有：專(zhuān)用于A(yíng)DI公司SHARC及TigerSHARC的SharcFin和FINe(Bittware)、通用的TSI620(Tundra)。高端FPGA由于其豐富的接口、對幾乎所有互連標準的有效支持、使用的靈活性和高性能的計算處理能力，也會(huì )在多DSP的互連中發(fā)揮重要作用。

在2003年RapidIO成為ISO/IEC 18372標準之前，還沒(méi)有規范的多DSP互連網(wǎng)絡(luò )標準，各廠(chǎng)商推出了多種非標準DSP互連網(wǎng)絡(luò )、接口和交換芯片，例如：Solano(Spectrum Signal)、StarFabric(StarGen)、FPDP/sFPDP(ICS/VITA)、RaceWay(Mercury)、SKYChannel(SKY Computer)。RapidIO是在這些技術(shù)的基礎上發(fā)展起來(lái)的，特別針對高性能DSP或嵌入式系統互連優(yōu)化，其產(chǎn)業(yè)鏈已經(jīng)基本成熟，并開(kāi)始逐步取代這些非標準互連技術(shù)。

總結高性能DSP間的數據傳輸及控制，可以看出，其主要發(fā)展趨勢是：從DSP間的直接互連傳輸→通過(guò)中介DSP的間接傳輸→通過(guò)分組交換互連網(wǎng)絡(luò )的間接傳輸;源DSP和目的DSP的關(guān)系從主從關(guān)系→對等關(guān)系;從DSP軟件主動(dòng)參與傳輸控制→硬件獨立自主控制傳輸過(guò)程，例如sRIO由硬件完成檢錯和重傳;從專(zhuān)有互連傳輸技術(shù)→標準互連傳輸技術(shù)。

系統級設計考慮

構建多DSP并行DSP系統時(shí)，需要決策解決的系統級問(wèn)題有：為主數據路徑選用哪些互連技術(shù)與整體拓撲?統一互連還是混合互連技術(shù)?直接還是間接互連?如果直接互連采用何種DSP接口?如果間接互連是采用存儲器、FPGA、交換機還是其他器件擴展?是否需要連接外部網(wǎng)絡(luò )?如何處理控制、程序配置、管理等的傳輸需求?是否需要區分數據平面、控制/配置平面、管理平面?在控制/配置/管理平面內，又應采用何種互連技術(shù)與互連拓撲?

如何選擇合適的互連技術(shù)，設計合理的互連體系結構，應當根據數字信號處理算法及其在各DSP上的分解、解耦與適配結果，考慮數據傳遞鏈路在速率、延遲、并發(fā)數等方面的性能需求，針對已有DSP接口的互連與傳輸特性，滿(mǎn)足系統在控制、配置和管理方面的數據傳遞需要，滿(mǎn)足系統在成本、硬軟件開(kāi)發(fā)復雜度、調試測試方便性、構建使用靈活性與可擴展性等使用特性上的需要。在工程中設計實(shí)際并行處理系統時(shí)，一般需要混合使用多種互連傳輸技術(shù)與互連拓撲架構。

經(jīng)驗總結

在信號處理平面：當多DSP間整體流量不大或需要共享內存且器件支持時(shí)，可以使用對等并行總線(xiàn);當處理過(guò)程需要主處理器參與轉移、分配、匯聚或控制時(shí)，可以選用主從并行總線(xiàn);當多DSP異構、具有非對等總線(xiàn)接口、需要分發(fā)匯聚或需要FPGA參與處理時(shí)，可以用緩存或FPGA做中介的間接互連;當需要高性能且鏈路為直接點(diǎn)—點(diǎn)時(shí)，可以選用高速直接互連鏈路或多點(diǎn)總線(xiàn)蛻化的直接互連;當需要并發(fā)的多個(gè)高速數據流、路徑需要動(dòng)態(tài)變化或需要擴展性，可以采用高性能分組交換網(wǎng)絡(luò )互連;如果DSP不具有網(wǎng)絡(luò )接口或網(wǎng)絡(luò )為非標準，則需要橋接器件。語(yǔ)音、定時(shí)特性明顯的中小數據量傳輸可以采用McASP、TDM、McBSP等同步串行總線(xiàn);對網(wǎng)絡(luò )數據可以采用FE、GE的標準網(wǎng)絡(luò )。

在配置、控制和管理數據平面，對低速數據可以采用串行總線(xiàn)如UART、I2C、CAN、UART擴展的RS485等;對于高速傳輸可以采用主從并行總線(xiàn)如PCI、HPI、DSI、UTOPIA等，或采用FE/GE、PCIe、sRIO等網(wǎng)絡(luò )互連技術(shù);如果需要通過(guò)外部以太網(wǎng)管理系統內部則需要使用FE、GE等通用網(wǎng)絡(luò )技術(shù)。

對于系統的整體互連拓撲，當整體算法鏈路固定且主要為順序傳遞或逐級分解/匯聚或DSP數量較少時(shí)，可以采用兩DSP間點(diǎn)—點(diǎn)直接互連組成的鏈/環(huán)式、樹(shù)/星型、二/三維規則拓撲、Mesh等拓撲結構;當需要中、低性能的多DSP間相互傳輸，可以采用多點(diǎn)總線(xiàn)、FPGA星型、FE/GE的星型網(wǎng)絡(luò )拓撲;當需要較多DSP間的高性能互連、算法靈活或需要性能與規模的線(xiàn)性擴展時(shí)，可以使用FPGA或分組交換網(wǎng)絡(luò )形成的星型拓撲。

結語(yǔ)

現代高性能多DSP并行DSP系統一般將采用分平面的混合互連與傳輸技術(shù)。高性能多DSP的互連和數據傳輸將主要是基于低壓差分SerDes的全雙工互連和分組數據傳輸。當DSP數量較少時(shí)系統級互連將以DSP間的直接互連為主，當DSP數量較多時(shí)將以交換機及交換網(wǎng)絡(luò )為中心。多DSP互連的整體發(fā)展趨勢是從局部的差異化互連→全局統一的網(wǎng)絡(luò )互連;從直接互連/傳輸→通過(guò)中介的間接傳輸→通過(guò)互連網(wǎng)絡(luò )的間接傳輸;從非標準互連→標準互連;從通用以太網(wǎng)→面向信號處理優(yōu)化的高性能嵌入互連網(wǎng)絡(luò )sRIO。