基于DSP的列車(chē)應變力測試系統

車(chē)輪與軌道間的作用力是評價(jià)車(chē)輛運行品質(zhì)的重要因素，能否準確及時(shí)地獲取輪軌間的作用力直接影響著(zhù)車(chē)輛脫軌系數等參數的計算。應變力測試系統是設計列車(chē)運行狀態(tài)地面安全監測平臺的關(guān)鍵環(huán)節，本文用DSP芯片開(kāi)發(fā)的測試系統正是針對這一需要。

測試系統硬件設計

系統整體結構

測試系統以高速、高精度的DSP為核心，構成了包括模擬信號預處理、A/D轉換、D/A轉換等環(huán)節的實(shí)時(shí)信號測試處理系統。其原理框圖如圖1所示。

應變傳感器輸出的模擬信號，經(jīng)RC濾波網(wǎng)絡(luò )初步濾去信號中的高頻成分，然后經(jīng)A/D轉換后，變?yōu)閿底中盘?。RC濾波網(wǎng)絡(luò )、A/D轉換構成了測試系統的前向通道。

中央處理單元以TMS320VC33為主體，該DSP是一款高精度、大容量、寬功率范圍的浮點(diǎn)處理器，具有高度的并行化，以及DMA協(xié)處理器通道。同時(shí)，本設計還在系統中設置了1個(gè)64K×32位的數據存儲器和512K×8位的程序存儲器，與DSP共同構成了整個(gè)系統的存儲系統。

可編程邏輯(CPLD)是測試系統的硬件控制核心。其主要任務(wù)是控制A/D轉換、產(chǎn)生存儲系統的片選信號。
中斷、復位子系統不僅起到系統復位的作用，同時(shí)還用來(lái)確定系統應用程序的位置。DSP根據此系統來(lái)裝載應用程序并運行。

中斷、復位子系統設計

在本測試系統中，DSP需要單獨地組成一個(gè)系統，因而把TMS320VC33設置為微計算機模式，此時(shí)TMS320VC33具有程序引導功能。當系統上電或復位時(shí)，TMS320VC33監測4個(gè)中斷管腳的狀態(tài)，根據BootLoader程序定位表來(lái)確定用戶(hù)程序的地址，然后運行自身的BootLoader程序把用戶(hù)程序下載到指定地址空間。實(shí)現系統BootLoader的復位電路如圖2所示。

時(shí)鐘電路的設計

TMS320VC33的時(shí)鐘，既可由外部提供，也可由板上的振蕩器來(lái)提供，但外部時(shí)鐘的精確度高、穩定性好、使用方便，因而本設計中使用了12MHz的外部時(shí)鐘CLKMD0 CLKMD1=11的時(shí)鐘模式，經(jīng)內部5倍頻后，產(chǎn)生60MHz 的系統時(shí)鐘。

總線(xiàn)驅動(dòng)

由于DSP的地址總線(xiàn)和數據總線(xiàn)的驅動(dòng)能力有限，當負載較大時(shí)，需要用總線(xiàn)驅動(dòng)對其負載能力進(jìn)行擴展，以保證系統能穩定工作。本設計選用了TI公司的寬總線(xiàn)16位雙向總線(xiàn)驅動(dòng)器SN74LVTH16245，它具有很高的集成度和性能。

存儲子系統設計

存儲器接口設計考慮的主要問(wèn)題是：如何采用EP2ROM+高速RAM的配置方式來(lái)實(shí)現存儲子系統。

EP2ROM用來(lái)存放測試系統的程序和初始化數據，系統加電運行時(shí)，TMS320VC33自動(dòng)將程序和初始化數據從低速EP2ROM裝載到高速RAM中。裝載完畢后，程序在高速RAM中全速運行。系統中存儲器裝載程序和初始化數據的EP2ROM起始地址為400000h。同時(shí)系統中還擴展了64K高速RAM，起始地址為100000h。此外，片選信號由系統中CPLD來(lái)實(shí)現。

對于TMS320VC33與EP2ROM的接口，系統采用一片AM29F040 (512K×8)實(shí)現了8位數據寬度的程序引導。EP2ROM占用的地址空間為400000h~47FFFFh。讀EP2ROM時(shí)插入的等待周期由軟件來(lái)控制。

TMS320VC33實(shí)時(shí)運行時(shí)的程序和數據都存放在快速RAM中，因此快速RAM與TMS320VC33必須實(shí)現零等待接口。根據時(shí)序要求，當TMS320VC33工作于60MHz時(shí)鐘時(shí)，快速RAM的存取速度必須小于13ns。本測試系統采用的快速RAM是IS61LV6416-8T，存取速度為8ns。由于這種快速RAM的數據寬度是16位，而TMS320VC33的數據寬度是32位，因此必須采用兩片構成32位數據寬度，并令寫(xiě)使能信號與經(jīng)過(guò)譯碼的寫(xiě)信號相連，輸出使能信號與譯碼后的讀信號相連。測試系統中的快速RAM占用的地址空間為0x100000~0x110000。

通信子系統

在應變力測試系統中，為了把TMS320VC33對采樣信號的處理結果通過(guò)串口傳送到PC機顯示或作進(jìn)一步處理，設計中采用TI 公司的TL16C550擴展異步通信芯片將DSP與PC機相連，以完成測試系統與PC機之間的通信。

在TL16C550與TMS320VC33的串行通信中，雖然可以通過(guò)查詢(xún)的方式工作，但這樣會(huì )降低系統的性能。本設計通過(guò)TMS320VC33的RXRDY和TXRDY引腳引入外部中斷，從而使系統工作在中斷方式，保證了TMS320VC33與PC機的高速通信。

此外，本測試系統利用TL16C550的串行通信接口與上位PC機完成信息的交換。此時(shí)由于RS-232電路電平與TTL電平不同，因此必須經(jīng)過(guò)電平轉換，設計中采用MAX232A來(lái)完成這一功能。

可編程邏輯器件—譯碼模塊

測試系統中的譯碼模塊主要用來(lái)實(shí)現DSP對片外存儲器、I/O設備進(jìn)行管理以及根據DSP提供的地址信號，給外部存儲器、I/O設備分配不同的地址空間。對于本測試系統而言，編碼方式主要考慮的是TMS320VC33的接口能力問(wèn)題。TMS320VC33的地址空間總容量為16M，采用統一編址也不會(huì )對存儲器容量造成太大的威脅。另外，TMS320VC33沒(méi)有專(zhuān)門(mén)的I/O指令和I/O端口總線(xiàn)，因而測試系統中采用的是統一編碼方式，并用ABLE語(yǔ)言

設計譯碼電路。

測試系統軟件設計

測試軟件算法的優(yōu)劣直接關(guān)系著(zhù)整個(gè)測試系統的性能。本測試系統的軟件流程如圖3所示。

測試程序首先進(jìn)行整個(gè)系統的初始化工作。在完成系統初始化后，系統處于查詢(xún)狀態(tài)，查詢(xún)是否完成新的數據采樣，數據采樣程序在中斷程序中完成。當系統完成一次A/D轉換后，向TMS320VC33申請中斷，TMS320VC33響應中斷，在中斷服務(wù)程序中讀出轉換結果并設置標志：EXINT=1，通知主程序采樣完成。主程序在查詢(xún)到EXINT=1后，對數據進(jìn)行處理，處理結果通過(guò)TMS320VC33的并行口經(jīng)并/串轉換送給PC機的串口，并把標志EXINT設定為0，開(kāi)始下一輪采樣等待。

信號完整性分析和電磁兼容性設計

考慮到系統運行的環(huán)境比較惡劣，軌道線(xiàn)路的電磁干擾比較強，因此設計中要考慮信號完整性和電磁兼容性等問(wèn)題。

表1總結了高速數字電路中常見(jiàn)的信號完整性問(wèn)題與可能的原因和解決方法。

電源EMI是影響系統抗干擾能力的一個(gè)主要因素。簡(jiǎn)單的方法是在每一個(gè)芯片的供電引腳上并聯(lián)一個(gè)電容進(jìn)行電源濾波。影響系統抗干擾能力的另外一個(gè)因素是電路板上信號的走線(xiàn)質(zhì)量，應盡量減少印制導線(xiàn)的電感量，導線(xiàn)盡量短而粗。同時(shí)要注意抑制印制板導線(xiàn)之間的串擾和避免高頻信號通過(guò)印制導線(xiàn)時(shí)產(chǎn)生的電磁輻射，此外，還要注意合理地安排電源地等。

結語(yǔ)

本文提出并設計的以DSP為核心的列車(chē)應變力測試系統，有效地解決了實(shí)際工程應用中的技術(shù)問(wèn)題，并就測試系統的信號完整性分析和抗電磁干擾能力進(jìn)行了考慮。從而為數據采集與處理領(lǐng)域提供了一個(gè)良好的參考方案