基于DSP和FPGA構建的多普勒測量系統

多普勒測量系統

多普勒測量系統利用多普勒效應測量運動(dòng)目標(固體、液體或氣體)的速度。最著(zhù)名的應用大概要算雷達槍了，交通巡警利用它檢測超速汽車(chē)。

在測量除汽車(chē)速度之外的其他物體的運動(dòng)(例如心臟中血液的流動(dòng))時(shí)，需要進(jìn)行多種測量，來(lái)確定更為復雜的流動(dòng)的細節。方法之一是利用電子束聚集技術(shù)。

在這種技術(shù)中，將使用大量探測器(許多小雷達槍)測量從發(fā)射源返回的頻率。這些探測器沿拋物線(xiàn)分布(如圖1 所示)，因此從焦點(diǎn)返回的信號將會(huì )同時(shí)到達每個(gè)探測器。將這些信號組合起來(lái)，并對顯著(zhù)速度的微小波動(dòng)進(jìn)行少量處理，就可以確定位于焦點(diǎn)處的物體的速度。如果可以移動(dòng)探測器來(lái)對整個(gè)關(guān)注區域進(jìn)行掃描，那么這種方法效果會(huì )相當好，但是如果沒(méi)有這樣的條件，則可以采用另外一種技術(shù)，它可以獲得同樣的結果。通過(guò)插入一定的可編程的延遲，改變各個(gè)探測器的輸入組合的時(shí)間，可以將焦點(diǎn)改變到關(guān)注區域中的幾乎任何位置。例如，加入一定的固定額外延遲可以使焦點(diǎn)遠移，而改變延遲來(lái)縮短

系統實(shí)現示例

圖 3 顯示了一種系統實(shí)現示例的框圖。位于圖中部的FPGA負責產(chǎn)生發(fā)射器使用的輸出信號。該實(shí)現采用Xilinx直接數字頻率綜合器IP核，可方便地產(chǎn)生各種波形?？梢愿鶕y量目標的不同輕松改變

探測器測量返回信號的模擬值，產(chǎn)生饋送到FPGA的數字值。FPGA對輸入信號執行部分初步濾波運算，來(lái)調整探測器的位置。然后FPGA向每個(gè)探測器數據流中插入一定可編程延遲，以實(shí)現電子束聚集功能。數據流被組合起來(lái)，一個(gè)數字濾波器負責確定信號的頻率分量。這樣就得到了確定焦點(diǎn)速度所必需的多普勒讀數。

在FPGA的內部有一個(gè)MicroBlaze軟核，控制著(zhù)測量過(guò)程，從而實(shí)現高層次的功能，如掃描、初始化、測試，以及診斷等。

DSP讀取和存儲FPGA執行操作的結果。一旦完成一系列掃描，處理器就可以構建出一幅針對掃描區域的數字圖像?？梢詾椴煌乃俣确峙洳煌念伾?按照線(xiàn)性、對數或任何其他比例)，并將數字圖像轉換成視頻圖像，在圖形終端上實(shí)時(shí)顯示或記錄下來(lái)留待以后回放。利用眾多可以得到的軟件或工具包中的一個(gè)，還可以在處理器中輕松實(shí)現到JPEG或其他視頻格式的轉換，還可以采用其他系統分割進(jìn)行實(shí)驗。如果實(shí)時(shí)視頻處理和存儲占用了處理器過(guò)多帶寬，可以將算法的一部分(比如掃描數據的預處理)放在FPGA中來(lái)執行。

測量過(guò)程的另一個(gè)重要部分是確定目標的質(zhì)量?？梢酝ㄟ^(guò)測量從焦點(diǎn)返回探測器的能量大小來(lái)實(shí)現這一功能。返回的能量越多，則目標越大(一般而言)。當測量的目標具有固定連貫性時(shí)(如在管道中流動(dòng)的油或其他液體)，這種測量效果特別好，但當系統中存在各種不同質(zhì)量或反射時(shí)，測量就很困難了。

顯然，對被測系統多些了解可以為測量過(guò)程提供一些線(xiàn)索。通過(guò)存儲與返回信號的幅度相對應的數字值，可以為FPGA協(xié)處理器增加能量測量功能。該值也是經(jīng)過(guò)了FPGA的延遲。
作為選擇，JPEG處理可以作為一項獨立的功能通過(guò)FPGA來(lái)執行，從而使處理器留出更多時(shí)間進(jìn)行數據預處理器。有許多選項可供選擇，但提供一種能夠快速實(shí)現不同分割的易用平臺才是至為重要的。

類(lèi)似的以協(xié)處理為本的應用可以從硬件開(kāi)發(fā)平臺的使用中獲得好處。利用硬件平臺可以讓您輕松實(shí)驗各種系統和算法分割--將一些功能在FPGA 中實(shí)現，而另一些功能放在DSP中。DSP應用程序一般很難用軟件進(jìn)行仿真，因此快速創(chuàng )建硬件/固件/軟件平臺的能力可以極大地縮短開(kāi)發(fā)時(shí)間。使用賽靈思工具套件中的協(xié)仿真工具，通過(guò)The MathWorks Simulink和目標硬件進(jìn)行開(kāi)發(fā)，是一種可以大大縮短設計時(shí)間的技巧。

Avnet DSP協(xié)處理器設計套件

Avnet DSP協(xié)處理設計套件是針對以DSP為導向、同時(shí)需要使用FPGA和DSP的廣泛應用開(kāi)發(fā)而設計的。套件配有兩塊主電路板。Virtex-4評估板(如圖4所示)配有 Xilinx Virtex-4 SX-FF668 FPGA、平臺閃速配置PROM、擴展連接器、Cypress CY7C68013 USB2.0 控制器、國家半導體的DP83847 10/100 以太網(wǎng)端口、128x64 OSRAM 圖形顯示器、8MB閃存、32MB DDR SDRAM 以及各種用戶(hù)開(kāi)關(guān)和LED。第二塊電路板是 TI DSP 適配器模塊(如圖5所示)，用于在Virtex-4 電路板和各種 TI DSP評估板之間起接口作用?？梢詮?Avnet公司購買(mǎi)TI電路板，完成開(kāi)發(fā)平臺的構建。

套件還包括一些設計示例和用戶(hù)文檔，以便新的DSP設計?r更容易上手。賽靈思網(wǎng)站上提供了多個(gè)賽靈思應用說(shuō)明和參考設計，有些使用了可從 DSP System Generator 工具獲得的賽靈思IP核，以幫助用戶(hù)上手。

圖3：示例系統框圖。

本文小結

對廣泛的DSP應用而言，同時(shí)使用FPGA和固定功能數字信號處理器的方法是可行的。在很多此類(lèi)應用中，利用專(zhuān)門(mén)為協(xié)處理應用而開(kāi)發(fā)的硬件設計套件來(lái)開(kāi)發(fā)設計原型也是可行的。Avnet設計服務(wù)部提供各種設計套件，可組合使用以創(chuàng )建恰好適合您的設計的硬件平臺。使用基于硬件的開(kāi)發(fā)平臺開(kāi)始您的設計。