基于DSP Builder的VGA接口系統設計

二維圖像信號的顯示方式

二維圖像的顯示過(guò)程較一維信號容易實(shí)現。對二維圖像，可以將二維圖像信號轉變成一維像素序列。在屏幕顯示區域內，當行與場(chǎng)同步信號掃過(guò)時(shí)，將該像素點(diǎn)對應的RGB值進(jìn)行賦值，就可以完成二維圖像的顯示。對于本設計，VGA時(shí)序為1024×768模式，圖像的像素數在這個(gè)范圍內可以完全在屏幕上顯示，不會(huì )發(fā)生像素丟失。如果圖像比較小，還可以將圖像控制在屏幕的任意區域內。由于圖像大小受存儲空間限制，如果想要實(shí)現更高像素點(diǎn)的圖像，就必須借用外部的SRAM或SDRAM來(lái)做圖像緩存。

AvalonMM接口控制

在DSPBuilder中，Altera提供了本設計與SOPC的接口——AvalonMM接口。

AvalonMM接口定義的接口信號主要有片選、讀使能、寫(xiě)使能、地址，以及數據等。根據外設的邏輯，選用不同的接口定義信號，通過(guò)這些信號Avalon主端(CPU)可以向掛在A(yíng)valon總線(xiàn)上的從端外設寫(xiě)地址與數據信號，Avalon主端外設也可以主動(dòng)去獲取Avalon總線(xiàn)上的SRAM或SDRAM中的數據。不管是主傳輸還是從傳輸，都需要符合Avalon總線(xiàn)的讀寫(xiě)時(shí)序才能發(fā)起一次正確的數據傳輸?？梢岳肁valonMM接口將DSPBuilder中設計的模塊做成自定義外設。NiosⅡCPU就可以利用Avalon總線(xiàn)與DSPBuilder中產(chǎn)生的自定義外設進(jìn)行通信，在本設計中對集成到SOPC系統上的VGA接口的地址賦值為0x1后，數據寫(xiě)入0x1，VGA接口控制器接收到數據，就會(huì )根據設計產(chǎn)生VGA時(shí)序信息及RGB信號，在屏幕上顯示圖像。圖3為整個(gè)一維信號VGA顯示系統的結構圖。

圖3系統結構圖

仿真與硬件驗證

本設計在2C70DSP硬件開(kāi)發(fā)平臺下驗證。

借助于DSPBuilder中的SignalComplier模塊，可以容易地將設計完成的系統直接轉化成RTL級的硬件描述語(yǔ)言，在QuartusⅡ下完成VGA時(shí)序的驗證與正弦波信號的下載與顯示。

從顯示器上硬件仿真結果來(lái)看，正弦波的幅度在有效的顯示區域內呈周期性變化，因此當顯示器與VGA口的J21相連時(shí)，屏幕上正弦波幅度在設計的范圍內顯示，一幅屏幕所顯示的周期數和DSPBuilder中所設定的一致。在此基礎上還可以調整正弦波的采樣頻率，控制正弦波的顯示頻率與幅度大小，實(shí)現示波器的功能，觀(guān)察FPGA內部的信號。

結語(yǔ)

隨著(zhù)VGA接口的廣泛使用，這種結合FPGA與DSPBuilder的系統級設計方法已經(jīng)展現優(yōu)勢。從整個(gè)設計流程來(lái)看，系統的靈活性強，可靠性高，設計周期大大縮減，成本降低，且系統的可擴展性強。未來(lái)，VGA接口的圖像與視頻監控系統應用將會(huì )很有市場(chǎng)。