片上系統(SOC)的設計流程及其集成開(kāi)發(fā)環(huán)境
加入技術(shù)交流群
片上系統(SOC——System-On-a-Chip)是指在單芯片上集成微電子應用產(chǎn)品所需的全部功能系統，其是以超深亞微米(VDSM-Very Deep Subnicron)工藝和知識產(chǎn)權(IP——Intellectual Property)核復用(Reuse)技術(shù)為支撐。
本文引用地址：http://dyxdggzs.com/article/257230.htm SOC技術(shù)是當前大規模集成電路(VLSI)的發(fā)展趨勢，也是21世紀集成電路技術(shù)的主流，其為集成電路產(chǎn)業(yè)和集成電路應用技術(shù)提供了前所未有的廣闊市場(chǎng)和難得的發(fā)展機遇。SOC為微電子應用產(chǎn)品研究、開(kāi)發(fā)和生產(chǎn)提供了新型的優(yōu)秀的技術(shù)方法和工具，也是解決電子產(chǎn)品開(kāi)發(fā)中的及時(shí)上市(TTM——Time to Market)的主要技術(shù)與方法。
1 片上系統(SOC)引入導致嵌入式系統的設計方法變革
就目前現狀而言，若以嵌入式系統所采用的核心器件——處理器進(jìn)行劃分，嵌入式系統可以分為三種類(lèi)型：基于微控制器(MCU)的嵌入式系統、基于信號處理器 (DSP)的嵌入式系統、基于微處理器(MPU)的嵌入式系統。其中，基于MCU的嵌入式系統是一種低端嵌入式系統，這種系統共同的特點(diǎn)是系統運行速度低、數據處理能力弱和存儲空間有限(K級)，因此只適合于低端的電子產(chǎn)品；基于DSP的嵌入式系統是中低端嵌入式系統，這種系統共同特點(diǎn)是系統運行速度較高、數據處理能力強，但是存儲空間也是有限的(K級、M級)；基于MPU的嵌入式系統通?？梢苑譃閮煞N類(lèi)型：基于CISC架構微處理器的嵌入式系統和基于 RISC架構微處理器的嵌入式系統。
其中，CISC架構微處理器通常是由x86體系結構進(jìn)行嵌入應用擴展而獲得一種類(lèi)型的嵌入式處理器；RISC架構嵌入式微處理器可以分為三大體系結構：ARM體系結構、PowerPC體系結構和MIPS體系結構，基于這三大體系結構的嵌入式處理器品種繁多，功能也各異。但基于此類(lèi)處理器的嵌入式系統共同特點(diǎn)是運行速度高、數據處理能力強、存儲空間足夠大(G級)，因此是一種高端的嵌入式系統。
無(wú)論是低端、中端或高端嵌入式系統，其經(jīng)典的設計方法仍然是一種板級電子系統設計方法：首先，根據嵌入式系統的設計要求，并且按一定的設計規則，把整個(gè)嵌入系統劃分成具有特定功能的若干個(gè)功能模塊，如處理器模塊、信號采集模塊、執行機構控制模塊等；然后，根據系統模塊劃分的結果，選擇現成已商品化的模塊或自行研制各功能模塊；最后把這些模塊組合成一個(gè)完整的嵌入式系統。隨著(zhù)集成電路技術(shù)的發(fā)展和嵌入式系統小型化和微型化等方面要求，板級電子系統設計已經(jīng)開(kāi)始出現如下幾個(gè)方面的變化：
(1)嵌入式系統的核心器件——處理器(包括MCU、DSP和MPU等)已經(jīng)開(kāi)始向單芯片系統方向發(fā)展，例如，經(jīng)典 8051系列微控制器已經(jīng)從原來(lái)只有簡(jiǎn)單的并行I/O和串行接口(UART)發(fā)展到具有并行I/O、多UART、接口、紅外線(xiàn)傳輸、A/D轉換器、D/A 轉換器、模擬比較器、可編程模擬信號放大器、濾波器、PWM等的可編程片上系統(SOPC)型MCU芯片，即只需要極其少量的外圍器件就可以完成一個(gè)具有特定功能的嵌入式系統的設計工作；
(2)嵌入式系統的核心器件——處理器(包括MCU、DSP和MPU等)已經(jīng)開(kāi)始向平臺級芯片方向發(fā)展，目前所推出的高檔嵌入式處理器，無(wú)論是基于A(yíng)RM體系結構、PowerPC體系結構還是基于MIPS體系結構的高檔嵌入式處理器，在單芯片上不僅具有各種功能的外圍接口，而且通常內置有RISC協(xié)處理器(例如RISC微控制器、數字信號處理器等)，同時(shí)還具有測試和自開(kāi)發(fā)接口，因此安全可以把其認為是一種硬件平臺級芯片，這樣使得嵌入式系統設計與開(kāi)發(fā)重點(diǎn)由板級系統設計轉到芯片級系統設計；
(3)嵌入式系統的核心器件——處理器(包括MCU、DSP和 MPU等)已經(jīng)向高處理速度方向發(fā)展，從而使板級電子系統的PCB設計難度增加，設計重點(diǎn)不僅是PCB版圖設計，更重要的是電磁兼容性和系統可靠性設計。由此可見(jiàn)，由于嵌入式系統的核心部件——處理器向片上系統(SOC)發(fā)展，板級設計工作量逐漸減少，未來(lái)的嵌入系統的發(fā)展的重點(diǎn)將從板級電子系統設計轉到芯片級電子系統設計上(即轉移到片上系統設計上)，因此基于片上系統(SOC)設計方法必將成為未來(lái)嵌入式系統的發(fā)展主流。
對于一般的嵌入式系統設計者來(lái)講，尤其是國內的嵌人式系統設計者來(lái)講，基于片上系統(SOC)的設計方法還是主要停留在板級電子系統設計方法層次，即利用已經(jīng)推出的商用SOC芯片進(jìn)行板級電子系統設計，這主要是由于設計工具、資金、集成電路工藝等方面的限制所致。但是，由于近年來(lái)多晶圓(MPW)項目和 CPLD/FPGA技術(shù)的發(fā)展，尤其是可編程片上系統(SOPC——System-on-a-Programmable-chip)芯片的出現，使得一般的系統設計者進(jìn)入芯片級電子系統設計成 為可能。自從1999年出現第一個(gè)可編程片上系統(SOPC)器件以來(lái)，已經(jīng)有眾多可編程器件供應商推出了具有自己特色的可編程器件，最為典型的是世界上兩大可編程器件供應商——Xilinx公司和Altera公司在FPGA/CPLD基礎推出的系列可編程片上系統器件。其中，Xilinx公司先后推出的可編程片上系統器件有：Virtex系列、Virtex-E系列、Virtex-II系列、Virtex-Pro系列、Spaxtan系列、Spartan-II系列等；Altera公司先后推出的可編程片上系統器件有：APEX20系統、APEX II系列、Mercury系列、Excalibur系列、Stratix系列、Cyclone系列等。每個(gè)系列器件都有多種產(chǎn)品，以適用于不同的應用要求。因此，對于國內一般的系統設計者來(lái)講，基于可編程片上系統(SOPC)器件的嵌入式系統設計將是進(jìn)入芯片級電子系統設計的敲門(mén)磚。
那么，從板級電子系統設計到芯片級電子系統設計轉變將導致哪些方面的變化?主要表現在如下幾個(gè)方面：
(1)在設計描述工具方面，傳統的板級電子系統設計主要采用電路原理圖和元器件外形封裝圖作為設計描述語(yǔ)言工具，而現在的芯片級電子系統設計主要采用文本方式的硬件描述語(yǔ)言(HDL——Hardware Description Language)作為設計描述語(yǔ)言工具；
(2) 在設計流程方面，板極電子系統設計主要經(jīng)歷電子系統原理圖設計與仿真、印刷電路板(PCB)設計與仿真分板(包括信號完整性分析、電磁兼容性分析等)等二個(gè)階段，而芯片級電子系統設計通常需要經(jīng)歷系統級設計與仿真、算法級設計與仿真、寄存器傳輸級(RTL)設計與仿真、邏輯綜合與驗證、版圖設計綜合與驗證等5個(gè)階段；
(3)在軟硬件協(xié)同設計方面，板級電子系統設計所采用的方法是先進(jìn)行硬件系統設計后再進(jìn)行軟件系統設計的方法，難以實(shí)現軟硬同步設計或協(xié)同設計，而芯片級電子系統設計可以比較容易實(shí)現軟硬件同時(shí)設計或協(xié)同設計；
(4)在設計實(shí)現方面，板級電子系統設計主要基于具有特定功能的集成電路器件，而芯片級電子系統設計主要是基于具有特定功能的電路模塊——知識產(chǎn)權核(IP核)。因此，板級電子系統設計與芯片級電子系統設計無(wú)論是在設計方法上還是在設計工具方面都發(fā)生了較大的變化。
隨著(zhù)現代信息技術(shù)的發(fā)展，電子產(chǎn)品生命周期越來(lái)越短，特別是電子工業(yè)技術(shù)不斷發(fā)展，基于深亞微米和超深亞微米的超大規模集成電路技術(shù)的片上系統(SOC) 芯片需求日益擴大，傳統的板級電子系統設計方法已不能適應產(chǎn)業(yè)界對電子產(chǎn)品需求。因此，基于知識產(chǎn)權(IP)核復用的芯片級電子系統設計方法將成為嵌入式系統設計的主流方式。
2 基于可編程片上系統(SoPC)的設計流程
基于可編程片上系統(SOPC)的芯片級電子系統設計主要有兩大支撐點(diǎn)：可編程片上系統器件所能提供的片上資源和可復用IP核庫所能提供的IP核資源。其中，可編程片上系統器件所能提供的片上資源是由集成電路工藝技術(shù)發(fā)展決定的，對于系統設計者來(lái)講，應根據設計要求盡量選擇合適的器件；可復用TP核庫所能提供的IP核資源需要通過(guò)系統設計者自行建設。在基于SOC的電子系統設計中，針對各類(lèi)專(zhuān)門(mén)技術(shù)、專(zhuān)門(mén)應用、專(zhuān)門(mén)工具、專(zhuān)門(mén)生產(chǎn)工藝、專(zhuān)門(mén)產(chǎn)品的IP資源庫的建設和共享已形成一種規范，貫穿在系統設計的全過(guò)程。圖1為典型的基于IP核庫的片上系統(SOC)設計流程。
從圖1可以看出，在基于可編程上系統(SOPC)的嵌入式系統設計流程中，除了需要強有力的EDA設計工具支持外，離開(kāi)充分的資源庫的支持，可以說(shuō)是寸步難行，并且必將失去競爭力。從總體上講，各個(gè)層次的IP庫和EDA工具是芯片級電子系統設計者必備的兩翼，可選的IP核庫資源是一種設計者能力的表征。圖 2為芯片級電子系統設計中自頂向下設計方法的流程中所依賴(lài)的庫支持說(shuō)明。
在圖1的片上系統(SOC)設計流程中，除了需要強有力的IP核庫和EDA工具支持外，與傳統的專(zhuān)用集成電路(ASIC)設計流程最明顯的區別就是——軟硬件協(xié)同設計，圖3給出軟硬件協(xié)同設計的一般流程。
在軟硬件協(xié)同設計的過(guò)程中，傳統的硬件描述語(yǔ)言(VHDL、Verilog HDL)和軟件設計語(yǔ)言(C/C++)是無(wú)法適應軟硬件協(xié)同設計這一種新的設計方法上的突破，為此必須使用新的系統級描述語(yǔ)言——S3 基于可編程片上系統(SOPC)的集成設計環(huán)境片上系統(SOC)設計所需要的EDA工具，若從硬件設計角度看，在設計流程的前端與ASIC設計差別不大。但是，從整個(gè)芯片設計角度出發(fā)，這兩種類(lèi)型的芯片設計區別較大。這是因為，在SOC設計中，一般都含有微處理器，所設計的系統級芯片都必須有設備驅動(dòng)程序與操作系統或嵌入式實(shí)時(shí)操作系統接口，必須有應用程序完成數字計算、信號處理變換、控制決策等功能。因此，在設計的前期，需要進(jìn)行軟、硬件協(xié)同設計，以便確定那些功能是由硬件完成的，那些功能是由軟件完成的，并且進(jìn)行適當劃分。在設計的中后期，要進(jìn)行軟硬件協(xié)同驗證，即把軟硬件設計放到一個(gè)虛擬的集成環(huán)境中進(jìn)行仿真驗證，以便驗證硬件的性能是否達到設計目標，軟件功能是否實(shí)現設計要求。
根據可編程片上系統(SOPC)設計流程和軟硬件協(xié)同設計的一般流程，作者提出基于可編程片上系統(SOPC)的芯片級電子系統的集成設計環(huán)境，如圖4所示。此集成環(huán)境是一種典型的軟硬協(xié)同設計集成環(huán)境(或平臺)，是由二個(gè)不同層次、不同功能的EDA集成設計環(huán)境組成。
第一層次的EDA集成設計環(huán)境是SOC系統級集成設計環(huán)境，主要用于完成嵌入式系統的系統級設計。首先，需要根據客戶(hù)的要求，進(jìn)行系統的功能定義和性能評估，以便確定系統規格；其次，根據已經(jīng)確定的系統規格，應用系統級描述語(yǔ)言(C/C++或System C等)進(jìn)行系統設計描述與設計驗證，以便確定所定義的系統規格在功能上是否可以實(shí)現；再次，在證明了系統規格在功能上可以實(shí)現后，就需要進(jìn)行系統軟硬件功能劃分，以便確定系統的哪些功能是由軟件系統完成的、哪些功能是由硬件系統完成的、哪些功能需要軟硬件協(xié)同完成，對于既可以通過(guò)軟件系統完成也可以通過(guò)硬件系統完成的功能，需要進(jìn)行性能與成本的評估；最后，對已經(jīng)確定的硬件系統功能，還需要進(jìn)行芯片與PCB功能的劃分，以便確定哪些功能可以在芯片上實(shí)現、哪些功能只能在PCB上實(shí)現。
第二層次的EDA集成設計環(huán)境是SOC硬件系統集成設計環(huán)境和SOC軟件系統集成設計環(huán)境，主要用于完成嵌入式系統的軟硬系統設計。首先，根據系統級設計中的功能劃分，分別進(jìn)行SOC的硬件系統設計和SOC的軟件系統設計。此時(shí)的硬件系統設計和軟件系統的設計是并行進(jìn)行的。在硬件系統設計中，通常經(jīng)歷幾個(gè)設計階段：行為描述與驗證(包括硬件系統的系統級、算法級、寄存器傳輸級的行為描述與仿真驗證)、邏輯綜合與驗證、可測性設計綜合與邏輯生成、器件適配與仿真驗證、器件物理編程與物理驗證、版圖生成與驗證。其中，前4個(gè)設計階段是基于SOPC的硬件系統設計流程。在軟件系統設計中，通常經(jīng)歷如下幾個(gè)階段：軟件系統編輯、軟件系統編譯、軟件系統仿真調試、軟件系統編程等。其次，在軟硬件系統設計過(guò)程中，為了確保系統的性能價(jià)格比達到最優(yōu)，需要不斷進(jìn)行軟硬件協(xié)同設計。通常在硬件系統行為描述與仿真之后，就可以把所設計的硬件系統與軟件系統置于虛擬器件的軟硬件協(xié)同仿真驗證環(huán)境中，以便驗證硬件系統集成的系統所能達到的功能、性能、成本等，從而使得所實(shí)現的芯片級電子系統的性能價(jià)格比達到最優(yōu)。
綜上所述，基于可編程片上系統(SOPC)的嵌入式系統集成設計環(huán)境是一個(gè)相當復雜的集成EDA開(kāi)發(fā)環(huán)境，常見(jiàn)的可編程片上系統集成化EDA開(kāi)發(fā)套件—— Altera公司的Quartus II系列的EDA工具套件和Xilinx公司的ISE 5．x系列的EDA工具套件的儲存成化程度雖然較高，但也難以達到圖4所示的集成化程度。因此，需要系統設計設計者根據現有的商用化EDA工具構建這樣的集成設計環(huán)境。有理由相信在不久的將來(lái)，將會(huì )推出類(lèi)似的集成EDA工具環(huán)境。
4 片上系統(SOC)是嵌入式系統發(fā)展方向
嵌入式系統的核心部件是微處理器，由于集成電路技術(shù)的發(fā)展，以及電子產(chǎn)品及時(shí)面市的要求，促使微處理器(包括微控制器、數字信號處理器、嵌入式處理器)向單芯片系統方向發(fā)展，從而使得基于片上系統(SOC)的電子系統成為嵌入式系統的發(fā)展方向和主流。目前國內的基于片上系統(SOC)的嵌入式系統設計大都停留在板級電子系統設計水平，隨著(zhù)可編程片上系統(SOPC)器件的應用發(fā)展，相信在今后的若干年內，基于SOC的嵌入式系統設計會(huì )逐漸過(guò)渡到芯片級電子系統的設計水平。由于芯片級電子系統設計方法與板級電子系統設計方法有著(zhù)本質(zhì)的區別，因此了解與掌握芯片級電子系統的設計流程、集成設計環(huán)境對于系統設計者來(lái)講是至關(guān)重要的，為此本文以圖示方式直觀(guān)地給出基于可編程片上系統(SOPC)的芯片級電子系統設計流程和集成設計環(huán)境，全面展示了芯片級電子系統所涉及到的問(wèn)題。ystem C(或其他類(lèi)似語(yǔ)言)才能完成。
軟硬件協(xié)同設計通常是從一個(gè)給定的系統任務(wù)開(kāi)始的，通過(guò)有效地分析系統任務(wù)和所需要的資源，采用一系列的變換方法并且遵循特定的準則，自動(dòng)生成符合系統功能要求的、符合實(shí)現代價(jià)約束的硬件和軟件框架。這種全新的軟硬件協(xié)同設計思想需要解決許多問(wèn)題：系統級建模、系統級描述語(yǔ)言、軟硬件劃分、性能評估、協(xié)調綜合、協(xié)同仿真和協(xié)同 驗證。
pic相關(guān)文章:pic是什么
c++相關(guān)文章:c++教程
評論