一種于FPGA的多通道頻率測量系統設計

　　3)對過(guò)濾后的真實(shí)被測頻率信號fre_real1進(jìn)行上升沿判斷，以確定頻率計數的起始與結束，控制頻率計數器的計數與輸出過(guò)程。

　　4)計數值輸出過(guò)程中，需設置count_delay來(lái)判斷頻率信號的周期是否大于1s，如果成立，則認定外部無(wú)頻率信號輸入，輸出值置為NAN(表示無(wú)窮大)。同時(shí)，系統啟動(dòng)過(guò)程中頻率計數器已經(jīng)開(kāi)始工作，為了保證頻率計數的正確性，可設計cnt計數器，丟棄初次計數值。最后，將有效的計數值輸出給fre_data。

　　3 仿真驗證

　　使用ModelSim對可編程邏輯進(jìn)行仿真。測量對象為1000 Hz方波信號，時(shí)鐘頻率為33 M，因此時(shí)鐘計數值應該是33 000。任選信號周期內的一個(gè)時(shí)刻作為系統復位點(diǎn)，仿真結果如圖3所示。從圖3可以看出，fre_data的值在第三個(gè)start信號凸起后變?yōu)?3 000，與理論值完全一致，說(shuō)明設計有效。

　　4 實(shí)測數據

　　使用信號發(fā)生器提供不同頻率的正弦信號，對系統進(jìn)行實(shí)測，所選取的頻率測試點(diǎn)覆蓋整個(gè)實(shí)際應用的頻率范圍，即20～3 300 Hz，且可以驗證可編程邏輯電路的數字濾波及延時(shí)判斷功能。同時(shí)，為了更好的模擬發(fā)動(dòng)機實(shí)際情況，正弦信號的幅值應隨著(zhù)其頻率的增大而增大。實(shí)測數據如表1所示。

　　從表1可以看出，當輸入信號的頻率小于1Hz時(shí)，系統的延時(shí)判斷功能生效，實(shí)測值為NAN(無(wú)窮大);當輸入信號的頻率大于3 300 Hz時(shí)，系統的數字濾波功能生效，實(shí)測值為0;當輸入信號的頻率介于1～3 300 Hz之間時(shí)，實(shí)測值的相對誤差不超過(guò)0.4%，與實(shí)際頻率基本一致。

　　5 結束語(yǔ)

　　文章提出了一種基于FPGA的多通道頻率測量系統的實(shí)現方法，主要創(chuàng )新點(diǎn)是利用可編程邏輯芯片搭建數字濾波電路，通過(guò)邏輯分析判別輸入信號是否切斷并做出響應，符合實(shí)際應用的需求。系統的擴展性強，電路結構相對簡(jiǎn)單，仿真及實(shí)測結果表明濾波效果明顯，測量精度較高，在工程領(lǐng)域具備適用價(jià)值。