基于多DSP的在線(xiàn)可重構數字圖像并行處理系統設計

　　硬件結構如圖6所示。圖像輸入FPGA—P，各DSP分別外擴一片雙口RAM，且將總線(xiàn)EMIFA接到FPGA—P。FPGA—P可用來(lái)完成圖像時(shí)序處理、圖像數據的轉換、圖像濾波等預處理工作，且可以靈活地將處理后的圖像數據保存到大容量公用數據存儲器SRAM中，并將各DSP訪(fǎng)問(wèn)的仲裁邏輯或分配保存到各DSP外擴的雙口RAM中。這種結構使系統可以輕松地適應多路圖像輸入。

　　DSP陣列可以并行完成各種圖像處理算法。FPGA-C建立起DSP間的通信鏈路且暫存各DSP的處理結果。構建通信鏈路的方法有：用FPGA—C在兩 DSP之間構造FIF0或小容量雙口RAM，構建EMIF—HPI通路等。DSP-M可以根據算法需求通過(guò)McBSP在線(xiàn)配置FPGA—C，FPGA—C 的配置文件存放在DSP—M外擴的Flash中，這樣就實(shí)現了DSP對FPGA的在線(xiàn)可重構。同時(shí)，DSP-M擴展了USB、PCI、McBSP等多種接口用來(lái)輸出圖像處理結果。

　　3.2 實(shí)驗及結果分析

　　系統用于實(shí)現4路分辨率為256×256、幀頻為50 Hz的8位圖像(如圖7所示)的移動(dòng)點(diǎn)源目標識別。

　　處理過(guò)程包括圖像時(shí)序采集、轉換，圖像濾波，去除噪聲，姿態(tài)融合和目標識別等環(huán)節。圖像分配和算法執行所需平均時(shí)間僅為9.5 ms。

　　若用共享總線(xiàn)系統來(lái)實(shí)現，則多路圖像數據的存儲和分配以及處理器之間的通信將消耗大量時(shí)間，大大降低系統效率。若用分布式并行系統來(lái)實(shí)現，則姿態(tài)和多路圖像的綜合處理會(huì )給某一個(gè)處理器帶來(lái)很大的通信量和運算量。將實(shí)驗中的圖像處理任務(wù)在同等規模的3種系統上分別實(shí)現，執行時(shí)間如圖8所示。

　　如圖9所示，這些不同形式的計算系統是性能和通用性的不同折衷?？芍貥嬎阆到y代表了介于A(yíng)SIC和通用處理器之間的計算途徑，在通用性和性能上都優(yōu)于傳統的硬件系統。圖像處理中數據量大、算法復雜，與其他計算技術(shù)相比，可重構計算能充分發(fā)揮出效率優(yōu)勢?？芍貥嬒到y具有很多優(yōu)點(diǎn)，但重構延遲和軟硬件劃分問(wèn)題是應用中需要重點(diǎn)考慮的問(wèn)題。

　　結 語(yǔ)

　　傳統固定結構并行圖像處理系統不能適應多種圖像處理并行算法。而可重構數字圖像并行處理系統數據流和結構組織靈活，適于模塊化設計，能大大提高并行算法的執行效率;有較強的通用性，同時(shí)其開(kāi)發(fā)周期較短，易于維護和擴展?？芍貥嫈底謭D像并行處理系統為多媒體圖像處理提供了一個(gè)非常有價(jià)值的發(fā)展方向。