基于晶體管圖示儀的CPLD控制器設計

　　晶體管圖示儀是電路設計中常用的電子儀器，它能夠顯示晶體管的輸入特性、輸出特性和轉移特性等多種曲線(xiàn)和參數。它不僅可以測量晶體二極管和三極管，還可以測量場(chǎng)效應管、隧道二極管、單結晶體管、可控硅和光耦等器件。但傳統的晶體管圖示儀存在著(zhù)電路復雜，體積龐大，示波管的顯示屏小，功耗大，價(jià)格昂貴等缺點(diǎn)。隨著(zhù)計算機軟硬件技術(shù)、單片機技術(shù)和EDA技術(shù)的不斷發(fā)展及其在電工電子測量技術(shù)的應用，晶體管圖示儀在結構、工作原理和功能上發(fā)生很大變化，成為數字化和智能化的虛擬儀器。本文設計的晶體管圖示儀就是這樣一種新型儀器，除改善了原有儀器不足之外，還擴展了儀器功能，具有圖形保存，數據處理，界面顯示靈活，可操作性強，性能價(jià)格比高等優(yōu)點(diǎn)。

　　1 系統結構框圖

　　1.1 傳統晶體管圖示儀結構及工作原理

　　在傳統的晶體管圖示儀中，各模塊單元完全由模擬電路和脈沖數字電路組成，屬于全硬件結構，如圖1所示。它主要包括階梯電流發(fā)生器、掃描電壓發(fā)生器、垂直放大、水平放大和示波管等。圖中W是負載電阻，R是電流采樣電阻，T是被測三極管。所謂三極管輸出特性曲線(xiàn)是：在基極電流不變的條件下，集電極電壓和電流之間的關(guān)系。在測量三極管輸出特性曲線(xiàn)時(shí)，階梯電流發(fā)生器對T的基極施加階梯電流信號，在階梯電流的每一個(gè)臺階時(shí)間內，掃描電壓發(fā)生器對T的集電極回路施加掃描電壓。掃描電壓是 50 Hz交流電經(jīng)整流得到。T的集電極電流在采樣電阻R上的壓降(代表集電極電流)經(jīng)垂直放大后加到示波管垂直偏轉板上，T的集電極電壓經(jīng)水平放大后加到示波管的水平偏轉板上。當施加的階梯電流和掃描電壓周期性地重復出現時(shí)，三極管輸出特性曲線(xiàn)就可以顯示在示波管上。

　　1.2 本圖示儀結構框圖

　　本圖示儀的構成見(jiàn)圖2。與圖1相比不同的是：“垂直放大”、“水平放大”和“示波管”取消了，其功能由上位機承擔;同時(shí)增加了單片機、CPLD、存儲器和 A/D轉換器等部件，組成數據采集電路。工作時(shí)上位機向單片機發(fā)出數據采集命令，單片機通過(guò)階梯電流發(fā)生器對T的基極施加階梯電流信號，通過(guò)掃描電壓發(fā)生器對T的集電極回路施加掃描電壓;與此同時(shí)，CPLD控制器控制A/D轉換器和存儲器快速采集和存儲電壓電流數據。當存儲器數據存滿(mǎn)后，CPLD控制器向單片機發(fā)出采集結束信號，單片機再將存儲器中的數據通過(guò)串口傳送到上位機進(jìn)行處理和顯示。一個(gè)完整的圖形需要多次這樣的過(guò)程才能實(shí)現。

　　該系統若不使用CPLD和存儲器等器件也可實(shí)現數據采集，但由于單片機工作速度相對較慢，在有限時(shí)間(掃描電壓的上升段，5 ms)內采集的點(diǎn)數較少，曲線(xiàn)不夠準確。使用了CPLD和存儲器之后，采得的點(diǎn)數密集，曲線(xiàn)更加真實(shí)。本系統的關(guān)鍵是設計CPLD控制器，以解決單片機、存儲器和A/D轉換器之間的時(shí)序配合關(guān)系。

　　2 數據采集電路功能模塊確定

　　數據采集電路的構成如圖3所示。除了包含單片機、控制器、存儲器、和A/D轉換器外，還有地址計數器和數據鎖存器。

　　2.1 A/D轉換器和數據鎖存器

　　A/D轉換器是數據采集電路重要的部件之一，本系統的A/D轉換器采用Maxim公司的MAX197。

　　MAX197 是一款多量程的12位A/D轉換器，8路模擬信號輸入，輸出數據線(xiàn)8條，分為高4位和低8位輸出，由HBEN端控制。當時(shí)鐘頻率為2 MHz時(shí)，轉換時(shí)間為6μs。MAXl97在啟動(dòng)轉換時(shí)，需要輸入一個(gè)8位控制字，這個(gè)控制字若由單片機提供將使啟動(dòng)時(shí)間延長(cháng)，難以提高采集速度，所以這里用到一個(gè)數據鎖存器74LS373來(lái)保存控制字。

　　2.2 存儲器和地址發(fā)生器

　　存儲器采用兩片2114,它是一款4 b×1K靜態(tài)隨機存儲器。2114在存取數據時(shí)，除了需要外部提供片選信號和讀寫(xiě)信號外，還需要提供地址信號。地址信號由地址發(fā)生器產(chǎn)生，地址發(fā)生器實(shí)際上是一個(gè)計數器。

　　2.3 控制器

　　控制器是數據采集電路的核心，由CPLD內部模塊實(shí)現。這里的CPLD選用Altera公司的EPM7064。EPM7064有64個(gè)宏單元，1 250個(gè)可用門(mén)類(lèi)，36個(gè)I/O腳。從可行性方面來(lái)說(shuō)，RAM、地址發(fā)生器、74LS373和控制器都可以同時(shí)做到CPLD中，但RAM需要100個(gè)節，用CPLD來(lái)實(shí)現將占用大量資源，僅一片EPM7064就不夠用。所以為了節省資源，降低成本，這里采用外接RAM2114。74LS373也采用外接方式，主要是考慮端口不夠用。因此在CPLD內部?jì)H安排了控制器和地址發(fā)生器(圖3虛線(xiàn)框內)。

　　3 控制器結構設計

　　3.1 采集點(diǎn)數的確定及控制器接口要求

　　晶體管特性曲線(xiàn)中，輸出特性曲線(xiàn)是最復雜的。輸出特性曲線(xiàn)一般由8～10條線(xiàn)組成。在本系統中，每條線(xiàn)由50個(gè)點(diǎn)連接而成。每個(gè)點(diǎn)由一個(gè)電壓值和_個(gè)電流值確定，每個(gè)電壓(或電流)數據占兩字節存儲單元(數字量12位)，則每條曲線(xiàn)的電壓值(或電流值)就占100個(gè)字節。電壓值和電流值本應該在同一時(shí)刻采集，但為了節省A/D轉換器和其他硬件，這里把電壓和電流安排在不同的掃描周期內采集，只要采集時(shí)間與各自的掃描周期起始時(shí)間間隔一一對應就可以保證精度，時(shí)間誤差在1μs之內。

　　每一組電壓或電流數據的采集都是在一個(gè)掃描電壓的上升時(shí)間段完成。掃描電壓是把50 Hz交流電壓經(jīng)整流產(chǎn)生，所以每個(gè)掃描電壓所占時(shí)間是10 ms，掃描電壓的上升段時(shí)間就是5ms。如果5 ms時(shí)間內要采集50個(gè)數據，則每個(gè)數據占用時(shí)間為100μs。10條曲線(xiàn)將占用20個(gè)掃描周期。

　　在每個(gè)數據采集時(shí)間(100μs)內，控制器首先從鎖存器74LS373中讀取“控制字”送入A/D轉換器，啟動(dòng)A/D轉換器工作，進(jìn)入轉換等待狀態(tài)。當轉換結束時(shí)，控制器從A/D轉換器分別讀取數據的高字節和低字節存入RAM中，然后等待下一個(gè)采集周期。待50個(gè)數據采集結束后，控制器向單片機發(fā)出采集結束信號。所以控制器要產(chǎn)生74LS373的讀信號、A/D轉換器的片選和讀寫(xiě)信號、存儲器片選和讀寫(xiě)信號、地址發(fā)生器的時(shí)鐘和清零信號等，還要接受單片機的采集指令信號和50 Hz交流電同步信號，返回單片機采集結束信號等。