基于晶體管圖示儀的CPLD控制器設計

　　3.2 控制器內部構成

　　控制器內部(見(jiàn)圖4)主要模塊有計數器、脈沖分配器和觸發(fā)器。計數器為100進(jìn)制，輸入時(shí)鐘周期為1μs，這樣計數器計滿(mǎn)一個(gè)循環(huán)就是100μs(即一個(gè)數據采集的時(shí)間)。脈沖分配器的作用是對100 μs內的時(shí)間再進(jìn)行細分，使每1μs時(shí)間都可以輸出脈沖(根據需要)。觸發(fā)器由脈沖分配器觸發(fā)產(chǎn)生任意寬度的脈沖(見(jiàn)圖5)。圖中 COUNT100_Y18模塊實(shí)現了100進(jìn)制計數器和脈沖分配器的功能，DFFA1～DFFA4是增強的D觸發(fā)器模塊，DFFA2的R1～R3是清0 端，S1～S3是置1端，DFFA2，DFFA3和DFFA4結構相同。

　　連接RAM的控制信號有兩個(gè)，即讀寫(xiě)信號SRAM_OE和片選信號SRAM_WE。連接A/D轉換器的控制信號有4個(gè)，即片選信號A/D_CE、寫(xiě)信號 A/D_WR、讀信號A/D_RD和高低字節選擇信號A/D_HEEN。地址計數器和74LS373鎖存器的控制信號也要與上述時(shí)序配合。

　　3.3 控制器的工作過(guò)程

　　控制器輸出端時(shí)序圖如圖5所示。單片機先向鎖存器存入一個(gè)控制字，設置輸入模擬通道、輸入通道量程、掉電模式和內外時(shí)鐘選擇等信息，然后向控制器發(fā)出采集指令(Start_A/D變?yōu)楦唠娖?。當掃描電壓到來(lái)時(shí)(圖中TB50 Hz變?yōu)楦唠娖?，COUNT100_Y18開(kāi)始計數并輸出脈沖，通過(guò)觸發(fā)器在不同時(shí)間產(chǎn)生不同寬度的脈沖。COUNT100_Y18的第1～4個(gè)脈沖產(chǎn)生A/D轉換器片選信號A/D_CS和74LS373讀信號(圖5波形1)，第2個(gè)脈沖產(chǎn)生A/D轉換器寫(xiě)信號A/D_WR(圖5波形2)，把 74LS373的數據寫(xiě)入MAX197，啟動(dòng)A/D開(kāi)始轉換。待轉換結束(第8個(gè)脈沖結束轉換)后，COUNT100_Y18的第10H～14H脈沖產(chǎn)生 A/D轉換器片選信號A/D_CS和RAM2片選信號SRAM_CE(圖5波形3和5)，第11H～14H脈沖產(chǎn)生A/D轉換器的讀信號A/D_RD(圖 5波形7)。第15H脈沖把A/D_HEEN置為高電平，選通數據的高字節，而第17H～1BH脈沖再次產(chǎn)生A/D_CS，SRAM_CE，A/D_RD 和SRAM_WE(圖5波形4，6，8和10)，把數據的高4位存入存儲器中。這樣一個(gè)數據的采集宣告結束。

　　當時(shí)間達100μs時(shí)，重復上述過(guò)程，進(jìn)行下一個(gè)數據的采集。當RAM存滿(mǎn)100個(gè)字節后，控制器向單片機返回采集結束信號，單片機通過(guò)串口將100個(gè)字節的數據批量傳遞給上位機。

　　4 結 語(yǔ)

　　在設計過(guò)程中，首先用VHDL語(yǔ)言編寫(xiě)COUNT100_Y18和DFFA1～DFFA4等模塊，經(jīng)Max+PlusⅡ編譯和仿真通過(guò)，再連接各模塊形成頂層圖形文件(圖5)。對頂層圖形文件再進(jìn)行編譯和仿真，通過(guò)后將程序下載到芯片中。單片機主要編寫(xiě)顯示程序、階梯電流驅動(dòng)程序和串口通信程序，均調試通過(guò)。上位機界面用VB語(yǔ)言實(shí)現，畫(huà)面清晰美觀(guān)，控制方便。結論表明，把CPLD技術(shù)用于改造傳統晶體管圖示儀，效果是明顯的，儀器性能有很大提高。