PLL頻率合成器的噪聲底值測量

相位噪聲是無(wú)線(xiàn)應用頻率合成器的一個(gè)關(guān)鍵性能參數。調相蜂窩系統（如PHS，GSM和IS-54）的RF設計為員需要低噪聲的本地振蕩器（LO）或頻率合成器單元。在調相系統中，合成器的綜合相位噪聲會(huì )影響收發(fā)器的RMS相位誤差。頻率開(kāi)關(guān)時(shí)間和基準寄生抑制對調制解調器數字標準來(lái)說(shuō)也是關(guān)鍵參數。在鎖定條件下，較窄的環(huán)路濾波器帶寬將降低綜合相位噪聲，但增加PLL（鎖相環(huán)）鎖定時(shí)間。本文描述對合成器所產(chǎn)生的鎖相環(huán)噪聲進(jìn)行量化的標準測量技術(shù)。

相位噪聲頻譜

單邊帶相位噪聲是任何頻率控制系統的關(guān)鍵性能參數。邊帶噪聲可變換成相關(guān)的頻帶，并降低系統靈敏度。PLL噪聲特性的典型圖示于圖1。當用頻譜分析儀時(shí)，頻譜的兩邊無(wú)疑是相同的。對于大多數系統來(lái)說(shuō)，綜合相位噪聲不是蘋(píng)果對蘋(píng)果比較、因為這在很大程序上取決于分頻器比、環(huán)路濾波器帶度和PLL的阻尼或相位余量。頻譜峰值和環(huán)路帶寬是環(huán)路帶寬的函數，而環(huán)路內的噪聲通常正比于分頻器比。3dB環(huán)路帶寬之外的噪聲下降很快，對綜合噪聲不會(huì )有重大影響。

相位/頻率比較器的功能是調節VCO上的電壓，直到反饋信號的頻率（和相位）與基準信號的頻率相匹配為止。當這種鎖相條件存在時(shí)，VCO的頻率將是比較頻率的N倍，這是N是可編程VCO分頻比。假定出現在相位檢測器輸入端的任何噪聲都被乘以NN并且出現在PLL的環(huán)路內。這通常是合成器分頻器噪聲和相位檢測器噪聲。顯然，這是對PLL噪聲特性的過(guò)于簡(jiǎn)化，但確實(shí)是使相噪聲測量規范化的一種方案。

相位噪聲底值測量

我們所考慮的基本鎖相環(huán)配置示于圖3。PLL由下列單元組成：一個(gè)高穩定度晶體基準振蕩器，一個(gè)頻率合成器（如National Semiconductor LMX2332TM)，一個(gè)壓控振蕩器（VCO）和一個(gè)無(wú)源環(huán)路濾波器。所用的晶體基準是10MHz信號，來(lái)自頻譜分析儀，在大約+7dBm或1.42Vpp外。此測試所用的VCO是ALPS URAE8x934VCO，調諧常數為27MHz/V，鎖相在900MHz。由于采用相當寬的環(huán)路濾波器帶寬（對對N=4500為15kHz），所以基準頻率能從30kHz變化到400kHz而不必改變元件數值，而且能保持環(huán)路的穩定性。相位噪聲測量是在150Hz偏頻下進(jìn)行的，這可保證數據是在曲線(xiàn)環(huán)路內平坦部分。對于每次測量在1kHz范圍至少取20次視頻平均值。為了符合標準相位噪聲底值因數，其頻譜分析儀測量必須按dBc/Hz來(lái)規范化，即減去10log分辨率帶寬。然后減去20logN，噪聲就與相位檢測器的輸入有關(guān)了。不考慮來(lái)自頻譜分析儀的任何誤差，我們得到：

相位噪聲值=來(lái)自頻譜分析儀的相位噪聲-10log（頻譜分析儀分辨率帶寬）-20logN

結語(yǔ)

圖2示出LMX2332A的相位噪聲底值與相位檢測器頻率的關(guān)系圖。這表明相位噪聲底值不只低賴(lài)于分頻器比N。對于900MHz VCO頻率和30kHz通道間距，其相位噪聲底值小于-169dBc/Hz。