數字射頻技術(shù)對手機電路設計帶來(lái)的影響及發(fā)展趨勢

消費者已經(jīng)開(kāi)始將手機作為便攜式娛樂(lè )終端，集成越來(lái)越多的功能與減小手機尺寸、增長(cháng)電池壽命形成矛盾。解決這個(gè)問(wèn)題的最好辦法是從射頻部分入手，本文介紹的數字射頻技術(shù)能有效地降低射頻部分的功耗和尺寸。

手機設計工程師希望在不影響電路板面積、耗電量和成本的前提下增加更多消費者想要的功能，最有可能實(shí)現此目標的方法是從手機射頻電路著(zhù)手。射頻電路大都是模擬器件，不但可能占用高達五成的電路板面積，耗電量也頗為可觀(guān)。事實(shí)上，由于射頻器件所需的電路板空間實(shí)在太大，當設計工程師為了整合藍牙、電視、輔助全球定位系統(A-GPS)、無(wú)線(xiàn)網(wǎng)絡(luò )或其它功能而必須在手機中增加無(wú)線(xiàn)電電路時(shí)，總會(huì )發(fā)現除了加大產(chǎn)品體積外幾乎別無(wú)選擇。另外，增加射頻器件必然會(huì )增加耗電量和成本。

圖1：黃線(xiàn)部分代表的射頻收發(fā)相關(guān)功能約占
手機電路板器件總數的三分之一。

要解決這個(gè)兩難的困境，關(guān)鍵在于不增加器件就能擴大手機功能的技術(shù)，而且要盡量提高核心器件的工作效率，讓手機增加很少的電路板面積、耗電量和成本就能執行更多的無(wú)線(xiàn)電操作。

數字射頻技術(shù)

德州儀器(TI)的數字射頻(DRP)技術(shù)正朝此目標邁進(jìn)，它所能節省的電路板面積、耗電量和成本對手機設計工程師具有極大的意義。DRP技術(shù)的目標在于讓模數轉換和數模轉換功能盡量靠近天線(xiàn)，同時(shí)以數字方式執行初始濾波以外的所有處理工作。這種做法既可提高性能，又能減少約一半的電路板空間、硅芯片面積和功耗。

許多設計工程師選擇系統級芯片(SoC)和系統級封裝(SIP)來(lái)開(kāi)發(fā)手機。SIP可將半導體器件層疊封裝在一起以節省電路板面積，現已成為多數射頻前端電路的最佳選擇。功率放大器、聲表面波濾波器、射頻開(kāi)關(guān)和相關(guān)無(wú)源器件則最適合采用系統級封裝模塊。另一方面，透過(guò)深亞微米CMOS工藝技術(shù)把射頻收發(fā)器以及系統基頻處理功能集成為SoC也會(huì )帶來(lái)許多好處，包括可以減少耗電量、成本、電路板面積和測試成本，同時(shí)提高性能、手機制造良率以及加速測量、。

深亞微米邏輯工藝提供極高的邏輯電路密度和頻率，設計工程師希望能利用SoC發(fā)揮這種工藝技術(shù)的優(yōu)點(diǎn)。雖然這表示工程師可能要為深亞微米CMOS工藝發(fā)展新型無(wú)線(xiàn)電架構，但它確實(shí)為設計工程師帶來(lái)許多重大好處。其中最重要的就是隨著(zhù)CMOS晶圓工藝技術(shù)進(jìn)步而導致開(kāi)關(guān)速度不斷加快，這些器件也能提高它們的采樣速率。輸入信號的超采樣可以減少混疊噪聲(aliasing)問(wèn)題并放寬輸入電路的設計要求，設計工程師可以采用更復雜的濾波技術(shù)，并且在更靠近天線(xiàn)的位置執行模數轉換。除此之外，SoC的集成也能提高系統生產(chǎn)良率，這是因為有更多功能改由邏輯電路實(shí)現，它們不像模擬射頻電路會(huì )受到參數良率損失的影響。利用尺寸更小的先進(jìn)工藝技術(shù)設計無(wú)線(xiàn)電功能還可減少電路板尺寸和硅片面積。

數字無(wú)線(xiàn)電技術(shù)只需少數無(wú)源器件，所以只要將收發(fā)器和數字基帶處理功能集成在一起就可大幅減少電路板面積。高集成度SoC的成本有時(shí)雖略高于分立器件，但器件數通常也較少，使得產(chǎn)品的設計、測試和調試成本都能大幅下降。設計復雜性的降低還能加快新產(chǎn)品上市時(shí)間，這是高集成度器件的另一項附帶的好處。

減少系統器件會(huì )降低功率需求，但大幅降低耗電的關(guān)鍵仍在于數字邏輯的耗電量非常小，CMOS工藝的功耗也遠低于其它工藝，如特殊模擬器件常用的SiGe BiCMOS技術(shù)。事實(shí)上，90納米CMOS技術(shù)早就用于實(shí)際生產(chǎn)，65納米已有樣品供應，45納米工藝的發(fā)展也有一段時(shí)間。相比之下，SiGe BiCMOS還無(wú)法將電路結構尺寸縮小到如此程度，目前多數SiGe射頻器件仍在使用180納米技術(shù)。

數字射頻技術(shù)的發(fā)展

數字CMOS技術(shù)是在最近幾年才將時(shí)鐘速度提高和耗電量降低至一定程度，使得射頻信號的數字處理得以實(shí)現。利用數字技術(shù)處理射頻信號時(shí)，時(shí)鐘速度必須等于無(wú)線(xiàn)電頻率，例如藍牙應用的頻率就高達2.4GHz。由于個(gè)人計算機和DSP的速率早已超過(guò)此水平，設計工程師現在已能將數字處理用于無(wú)線(xiàn)射頻器，利用到數字處理技術(shù)的優(yōu)勢。

圖2：無(wú)線(xiàn)電功能整合的可能選項。

隨著(zhù)工藝技術(shù)日益精密，數字工藝很容易就制造出更小的電路結構。然而無(wú)線(xiàn)電單元如前所述總是會(huì )有些模擬電路，要將它們完全消除就必須采用全新的無(wú)線(xiàn)電架構，系統設計也需要適度修改。盡管如此，這些無(wú)線(xiàn)電通常仍很容易升級到更先進(jìn)工藝，因為它們的電路多半已是數字電路。

為了達到模擬和射頻電路的某些嚴苛要求，DRP設計會(huì )將模擬電路的部份功能轉移到數字電路，這讓SoC也能采用90納米或65納米的CMOS工藝，廠(chǎng)商還能利用標準CMOS流程制造電阻和電容等模擬與射頻整合所需的大部份器件，進(jìn)而降低成本并提高功能集成度。

在我們的先進(jìn)技術(shù)中，是以銅作為連接導線(xiàn)，銅的良好導電性最適合將電感和電容等無(wú)源器件集成在一起。采用多層導線(xiàn)的新型3D電容設計可在更小面積上制造出更大電容，頂部厚金屬層不但將數字電源總線(xiàn)的IR壓降減至最小，還能提高集成電容的Q值。

有了速度超快的CMOS射頻器件，設計工程師不再需要某些要求嚴格的模擬濾波器。多數濾波器功能現在可由數字電路提供，使得功耗和芯片面積變得更小。CMOS射頻器件只需很少的功率來(lái)開(kāi)啟和關(guān)閉阻抗固定的線(xiàn)性開(kāi)關(guān)，這對于開(kāi)關(guān)電容(switched capacitor)電路、混頻器、開(kāi)關(guān)電源、穩壓器無(wú)源組件和D類(lèi)放大器的設計都有極大幫助。

采樣數據技術(shù)是避免使用高性能無(wú)源器件的方法之一。由于采樣動(dòng)作必然會(huì )導致頻率變換，信號下變頻將變得更容易。只要采樣電容完成輸入信號波形獲取，我們就能輕易將多個(gè)電荷樣本值結合在一起。在相同電容上對一個(gè)波形的多個(gè)采樣可以實(shí)現簡(jiǎn)單的移動(dòng)平均濾波器。采用這種方式，設計工程師還能很容易地開(kāi)發(fā)出其它更復雜的FIR和IIR濾波器，還能藉由各種方法處理模數轉換功能，同時(shí)利用數字信號處理技術(shù)進(jìn)一步處理信號。

隨著(zhù)CMOS工藝的開(kāi)關(guān)速度加快，器件也能以更高速率采樣。輸入信號超采樣可以減少噪聲混疊問(wèn)題和放寬輸入電路的設計要求，設計工程師可采用更復雜的濾波技術(shù)，在更靠近天線(xiàn)的地方進(jìn)行模數轉換，同時(shí)把更多的信號處理操作交給數字電路，以便充分利用邏輯工藝不斷縮小所帶來(lái)的各種好處。

由于65納米對于設計規則的要求更嚴苛，因此面臨工藝技術(shù)很多挑戰，例如更狹窄的源極和漏極區所產(chǎn)生的更大寄生阻抗、更短的柵極寬度以及過(guò)孔更小的接觸面，這些都可能導致器件性能下降。為了解決這些問(wèn)題，廠(chǎng)商開(kāi)發(fā)出許多新型硅化物材料，它們可以減少接觸面電阻、源極/漏極寄生阻抗、柵極阻抗，避免性能的下降。

DRP的未來(lái)

要為A-GPS、數字電視、藍牙、無(wú)線(xiàn)網(wǎng)絡(luò )、UMTS或其它無(wú)線(xiàn)傳輸接口開(kāi)發(fā)數字射頻解決方案并不容易，因為它們的需求不同，例如無(wú)線(xiàn)網(wǎng)絡(luò )需要更大頻寬，EDGE必須使用8-PSK調制機制、寬帶CDMA對于5MHz頻帶的線(xiàn)性特性也有許多要求。而先進(jìn)的DRP技術(shù)提供了一套滿(mǎn)足這些挑戰的方法。

更小的工藝尺寸有助于廠(chǎng)商為各種系統及標準開(kāi)發(fā)出數字射頻解決方案和單芯片解決方案，例如將DRP升級至65納米工藝的計劃已經(jīng)在進(jìn)行中。升級到更先進(jìn)的工藝會(huì )帶來(lái)很多不同的挑戰，解決此問(wèn)題的關(guān)鍵是在研發(fā)初期就將工藝技術(shù)的開(kāi)發(fā)和芯片設計方法緊密結合在一起。

圖3：數字收發(fā)器架構。

模擬射頻不久的將來(lái)將從無(wú)線(xiàn)電行業(yè)消失，OEM廠(chǎng)商將開(kāi)始生產(chǎn)更先進(jìn)的手機，并透過(guò)手機所包含的多種無(wú)線(xiàn)電功能提供各式各樣的應用。隨著(zhù)半導體廠(chǎng)商升級到更小的工藝尺寸，CMOS技術(shù)將成為射頻領(lǐng)域的主流技術(shù)。SiGe BiCMOS仍將用于雷達或某些微波系統等設備，移動(dòng)通訊基站也可能繼續采用這種工藝技術(shù)。

我們預期射頻電路將成為CMOS工藝技術(shù)的重要推動(dòng)力，不斷縮小的工藝技術(shù)會(huì )使得射頻噪聲處理、隔離和無(wú)源器件性能日益重要。邏輯電路的密度和速度也會(huì )是CMOS工藝發(fā)展的重要動(dòng)力。

許多手機必須內建多種無(wú)線(xiàn)電路才能提供消費者所期盼的功能，DRP顯然是它們未來(lái)應走的道路。軟件無(wú)線(xiàn)電對于高效率使用無(wú)線(xiàn)電器件和減少器件數目固然重要，但電路板面積才是促使廠(chǎng)商整合射頻功能的主要因素。此外，耗電量和成本考慮也會(huì )讓模擬射頻工藝更快地淡出舞臺。

不同設計工程師可能選擇不同的集成方式，例如短期內先將收發(fā)器與模擬或數字器件集成在一起，但就長(cháng)期而言，無(wú)線(xiàn)信號的所有處理操作最終仍將以數字方式進(jìn)行。接收信號會(huì )先通過(guò)天線(xiàn)、開(kāi)關(guān)和濾波器，然后由采樣電路對低噪聲放大器的輸出信號進(jìn)行采樣，此部份或許還會(huì )用到某些混頻信號處理，但之后所有功能就全是數字技術(shù)的天下。