基于FSL總線(xiàn)的門(mén)光子計數器設計

　　所謂門(mén)光子計數器就是針對單自旋量子調控實(shí)驗研究中對單個(gè)光子探測的需求所研制的。單自旋量子調控是對晶體中的缺陷，如量子點(diǎn)和金剛石色心進(jìn)行控制，其信號讀出一般是通過(guò)自旋發(fā)生的單個(gè)光子進(jìn)行探測實(shí)現的。在此類(lèi)實(shí)驗中常用的技術(shù)有三種：門(mén)光子計數、定時(shí)計數和相關(guān)函數測量。文中所述的系統建立了一種可擴展的通信和控制架構能夠添加不同方式的計數功能。

　　1 系統結構設計

　　整體系統結構示意圖如圖1所示，通過(guò)PC機的以太網(wǎng)口實(shí)現與計數系統的數據通訊與命令傳輸，PC機將工作模式選擇等命令通過(guò)網(wǎng)口向系統發(fā)送，而系統將在不同模式下的計數值及計數狀態(tài)等數據通過(guò)網(wǎng)口發(fā)送到PC機，交由PC機對數據進(jìn)行處理。系統的主芯片采用Xilinx的SPARTAN 3E系列的XC3S500E。系統的光子計數輸入由兩個(gè)BNC接口引入，這兩個(gè)接口可以由FPGA進(jìn)行配置，使光子計數器以不同的模式進(jìn)行工作。系統的固件燒寫(xiě)在FLASH芯片內，SDRAM提供了大容量存儲空間，用于運行時(shí)裝載Microblaze軟核代碼、計數應用代碼以及存儲計數的數據。

　　系統以FPGA為處理中心，實(shí)現各種工作模式，其功能框圖如圖2所示。功能模塊主要包括軟核Microblaze、對外部存儲器的接口MPMC、以及需要設計實(shí)現的Counterpulse IP核。在Counterpulse IP核與處理器軟核之間，采用了FSL總線(xiàn)進(jìn)行連接，實(shí)現由Microbalze對Counterpu-lse核的配置，以及由Counterpulse核到Microblaze的數據傳輸。

　　系統工作時(shí)，由Microblaze軟核通過(guò)網(wǎng)口接收由PC機發(fā)送來(lái)的命令，根據命令，通過(guò)一路FSL總線(xiàn)對光子計數IP核進(jìn)行工作模式的選擇和配置。計數IP核對外部計數源進(jìn)行計數，計數的結果和狀態(tài)數據通過(guò)另一路FSL總線(xiàn)發(fā)送到Microblaze軟核，由Microblaze軟核將該數據在DDRRAM內進(jìn)行緩沖，并通過(guò)網(wǎng)口將這些數據最終發(fā)送給PC機，由PC機進(jìn)行分析處理。

　　系統有三種工作模式：模式一：使能計數，使能信號有效時(shí)(高電平有效)，對光子計數輸入的計數脈沖信號進(jìn)行計數;模式二：定周期計數，根據設定的計數周期，對光子計數輸入的計數脈沖信號進(jìn)行計數;模式三：?jiǎn)?dòng)和停止信號分開(kāi)的計時(shí)，根據輸入的計數啟動(dòng)信號和計數停止信號(均為上升沿有效)，進(jìn)行以系統基頻為基準的計時(shí)，以實(shí)現函數測量。