電路板狂人的鎮宅之寶

　　這個(gè)板子第一版存在一個(gè)問(wèn) 題，因為采用三極管做視頻鉗位，三極管的BE結之間的電壓有一個(gè)-2.1mV/℃的溫漂。當時(shí)沒(méi)有太在意這么小的一個(gè)參數，最終環(huán)境實(shí)驗時(shí)高低溫100度的溫度變化導致了210mV的視頻同步頭電平偏移，致使同步脈沖提取出錯。后來(lái)在電路中加入了二極管做溫度補償才解決問(wèn)題。

FPGA疊加效果圖

　　這塊板子可以實(shí)現從黑到白 的多種灰度疊加，并且支持自動(dòng)生成黑邊，可以接收從3個(gè)串口來(lái)的控制信息及要顯示的數據，用于進(jìn)行控制操作或將傳感器反饋的數據顯示在特定的位置。疊加分辨率為640*540，一個(gè)疊加主圖像和三個(gè)數據顯示窗口位置都能夠水平垂直以1像素進(jìn)行移動(dòng)。

基于DM642的數據采集系統

　　這個(gè)是09年做的一個(gè)數據 采集板，幫一個(gè)朋友畢業(yè)設計做的。腦殘級的方案，用DM642做一個(gè)幾十K的AD采集。哈工大的一個(gè)博士逼著(zhù)一個(gè)碩士做的，估計是那博士是對DM642有 別的想法吧，不告訴碩士干什么用，就讓做出這么個(gè)東西。剛好碩士是我朋友，最后找到我幫忙……結果這個(gè)項目成為我歷史上最失敗的項目之一，本來(lái)一個(gè)低端 FPGA就可以搞定的東西，非要用DM642來(lái)實(shí)現，數據格式轉來(lái)轉去的……最后一個(gè)細節沒(méi)注意到，飛了好幾根線(xiàn)。而且總趕時(shí)間，板子布局丑得讓自己一直耿耿于懷。正如一個(gè)朋友說(shuō)的，對工程師來(lái)說(shuō)，最痛苦的莫過(guò)于做自己不認同的設計。

EP3C10核心板

　　2010年做的一款 FPGA核心板，使用國內剛上市不久CYCLONE III 系列中的EP3C10，搭配32M的DDR2芯片。板子主要是用于實(shí)現一些簡(jiǎn)單的音、視頻處理和數據采集及處理。通過(guò)內嵌NIOS軟核配合剩余邏輯加上高速DDR2，再結合NIOS軟核特有的C2H硬件加速，可以滿(mǎn)足常用的絕大多數中小規模應用需求。

視頻疊加板2.0

　　這是搭載EP3C10核心板的視頻疊加模塊，軟硬件也都是自己完成的。通過(guò)ADV7180和ADV7179來(lái)實(shí)現視頻信號的AD、DA轉換，中間通過(guò) FPGA進(jìn)行處理，疊加用戶(hù)選定的彩色圖形及菜單。該模塊有5組RS232接收和4組隔離IO輸入。疊加分辨率達到720*576像素，可以實(shí)現疊加內容 1像素的上下左右移動(dòng)。并且可以根據圖像背景亮度自動(dòng)調節疊加圖像每個(gè)像素點(diǎn)的亮度，即便圖像非常復雜并且變化很快，也可以清晰分辨疊加圖形，非常適用于瞄準和跟蹤系統應用。另外，該模塊還可以通過(guò)串口接收用戶(hù)自編輯的bmp圖形文件，進(jìn)行疊加顯示并可存儲到串行FLASH中。計劃等以后有時(shí)間了在板上實(shí) 現圖像旋轉和電子變倍等功能。

智能驗鈔機算法板

　　這是我09年在江蘇的時(shí)候 利用業(yè)余時(shí)間做的智能驗鈔機系統硬件，使用CIS傳感器掃描錢(qián)幣在不同光譜下的圖像，然后由TMS320DM642對圖像進(jìn)行分析鑒別。算法部分是我現在所在的清華大學(xué)實(shí)驗室做的。后來(lái)還進(jìn)行過(guò)幾款基于DM648的驗鈔機硬件設計，可同時(shí)進(jìn)行雙面圖像采集并進(jìn)行處理。

基于OMAP3530的視頻系統

　　這個(gè)是新近完成的一個(gè)設 計，使用的OMAP3530主芯片。OMAP是前兩年TI推出的高性能雙核處理器，一個(gè)BGA內集成了600M主頻的ARM CORTEX-A8 內核和430M的64+ DSP內核，另外還集成有POWERVR SGX 3D加速協(xié)處理器。其ARM內核性能是普通ARM9的4倍，DSP內核性能大概相當于一顆600M DM642的處理能力。使用集成LPDDR2和NAND FLASH的MCP存儲器和專(zhuān)用電源管理芯片，結構緊湊，功能強大，整體功耗非常低。