IC時(shí)鐘分配系統中的鎖相環(huán)

　　這些相位變化既可能是離散型(確定性)的，也可能是連續型(隨機性)的。離散型變化被稱(chēng)之為雜散頻率，如圖3所示，可在頻譜密度圖中看到這些變化。大部分雜散都與信號源中的已知現象有關(guān)，譬如電源頻率、振動(dòng)頻率等等。由于我們對這些過(guò)程均已了解，因此將它們稱(chēng)之為確定性變化，在系統設計時(shí)適當注意即可避免。另一方面，連續型相位波動(dòng)是由于隨機的噪聲現象造成的，譬如白噪聲和閃爍噪聲等環(huán)境噪聲。

RMS相位抖動(dòng)：

　　相位噪聲與相位抖動(dòng)之間關(guān)系密切。相位噪聲是頻域中表示時(shí)鐘噪聲的方法。另一方面，相位抖動(dòng)則是時(shí)域中表示時(shí)鐘信號不穩定的方法。從相位噪聲圖中，選擇目標偏移頻率范圍，然后求取該范圍內的相位噪聲積分，即可獲得RMS相位抖動(dòng)。

　　對于方波，大部分能量均在載波頻率上。但是，一定頻率范圍內會(huì )泄漏部分信號能量。相位抖動(dòng)就是兩種偏移頻率之間所包含的相位噪聲能量相對載波 (fc)的數量。圖4所示為相位噪聲圖(請注意，僅顯示單邊帶)以及用于確定RMS相位抖動(dòng)的積分范圍(f1至f2)。偏移頻率范圍取決于應用要求。

　　計算等效RMS抖動(dòng)時(shí)，第一步應該是獲得目標頻率范圍內(即曲線(xiàn)下的區域)的相位噪聲功率積分值。曲線(xiàn)被分割成許多個(gè)單獨的區域，每個(gè)區域利用兩個(gè)數據點(diǎn)即可確定。一般而言，求積分時(shí)，所采用的頻率上限應該是理想應用采樣頻率的兩倍，以ADC為例(假設振蕩器與ADC輸入之間并無(wú)抖動(dòng))。這數字接近于A(yíng)DC采樣時(shí)鐘輸入的帶寬。

　　選擇求積分所用頻率下限時(shí)，同樣需要進(jìn)行判斷。理論上，應該盡量低，以獲得真實(shí)的RMS抖動(dòng)。但是在實(shí)踐中，振蕩器規范一般不適用于10Hz以下的偏移頻率，盡管這也可以產(chǎn)生足夠準確的結果。大多數情況下，求積分頻率低于100Hz是比較合理的，但前提是振蕩器規范能夠滿(mǎn)足此要求。否則，就使用1-kHz或10-kHz的數據點(diǎn)。

　　系統設計時(shí)，如果需要采用低抖動(dòng)的采樣時(shí)鐘，則一般禁止使用低噪聲專(zhuān)用晶體振蕩器。替代方法是采用PLL與電壓控制型振蕩器，以“清理”系統時(shí)鐘噪聲。

　　窄帶寬環(huán)路濾波器配合電壓控制型晶體振蕩器(VCXO)的相位噪聲一般是最低的。PLL趨向于降低“近載波”相位噪聲，同時(shí)可以降低總體相位噪聲底限。PLL輸出配以適當的帶通濾波器可以進(jìn)一步降低白色噪聲底限。以預期偏移頻率范圍(f1 至 f2)上的相位噪聲積分區為例，運用下列公式計算RMS相位抖動(dòng)：

附加相位抖動(dòng)：

　　現在，我們假設采用時(shí)鐘緩沖器而并非時(shí)鐘發(fā)生器來(lái)分配單源時(shí)鐘輸入所產(chǎn)生的多個(gè)時(shí)鐘副本。對于高性能時(shí)鐘器件而言，它們并非采用輸出相位抖動(dòng)數量測量性能——因為此數值取決于時(shí)鐘源的輸入相位抖動(dòng)——而是采用附加相位抖動(dòng)評估時(shí)鐘源的質(zhì)量。附加相位抖動(dòng)考慮到了整個(gè)輸出相位抖動(dòng)中，緩沖器件所貢獻的相位抖動(dòng)數量。如此一來(lái)，對比緩沖器件時(shí)，無(wú)需考慮測量時(shí)所采用的輸入質(zhì)量。

　　時(shí)鐘相位抖動(dòng)是許多系統設計的關(guān)鍵參數，因此，我們需要準確測量各個(gè)組件的相位抖動(dòng)貢獻，這一點(diǎn)非常重要。根據可用的硬件和測試設置，計算時(shí)鐘樹(shù)組件附加抖動(dòng)一種最簡(jiǎn)單方法就是“平方和”法。測量被測器件(DUT)輸出端總的RMS相位抖動(dòng)，然后測量DUT源輸入信號的RMS相位抖動(dòng)，即可運用下列公式計算出DUT的附加RMS抖動(dòng)：

　　式中，Φ表示RMS相位抖動(dòng)。采用上述方法時(shí)，最好設置質(zhì)量極高的低相位噪聲基準，以便是由DUT而非源輸入貢獻絕大部分的抖動(dòng)。要想獲得所需的性能水平，應采用OCXO作為基準源。