脈沖壓縮技術(shù)簡(jiǎn)介及其基于FPGA的設計

圖4 1024點(diǎn)脈沖壓縮狀態(tài)FPGA計算結果與MATLAB計算結果對比圖

圖5 512點(diǎn)脈沖壓縮狀態(tài)FPGA計算結果與MATLAB計算結果對比圖

圖6 256點(diǎn)脈沖壓縮狀態(tài)FPGA計算結果與MATLAB計算結果對比圖

圖4至圖6分別對應時(shí)寬為60μs、20μs、6μs，帶寬均為5M的線(xiàn)性調頻信號。其中，左圖對應MATLAB的計算結果，右圖為 FPGA芯片的輸出結果?？梢钥吹?，FPGA芯片的輸出結果和MATLAB仿真結果吻合。經(jīng)測試驗證結果良好，最大誤差不超過(guò)-76db，在內部時(shí)鐘頻率 80MHz條件下，完成1024點(diǎn)FFT 運行時(shí)間為146μs ，滿(mǎn)足了雷達系統實(shí)時(shí)處理要求，達到了滿(mǎn)意的效果。