TMS320C6416特點(diǎn)及其在3G基站中的應用
加入技術(shù)交流群
摘要：TMS320C6416的硬件結構，介紹內嵌的兩個(gè)譯碼協(xié)議處理器，給出了其在WCDMA基站上行鏈路中的一個(gè)硬件應用方案。
本文引用地址：http://dyxdggzs.com/article/242374.htm關(guān)鍵詞：數字信號處理器 3G基站 Vterbi譯碼協(xié)處理器 Turbo譯碼協(xié)處理器
在第三代移動(dòng)通信系統WCDMA和CDMA2000中，為了能提供大容量和高質(zhì)量的語(yǔ)音、可變速率數據、圖像等業(yè)務(wù)，無(wú)線(xiàn)空中接口的傳輸速率在室內環(huán)境最高要達到2Mbit/s，在室外移動(dòng)環(huán)境最高要達到384kbit/s。因此需要無(wú)線(xiàn)基站提供強大的處理能力。TI公司新推出的TMS320C6416是目前處理能力最強大的處理器（DSP），它的主頻高達600MHz，專(zhuān)門(mén)用于設計高性能的3G無(wú)線(xiàn)基站。本文僅就TMS320C6416的硬件結構及其在3G基站上行鏈路基帶處理中的應用做一介紹。
1 TMS320C6416硬件結構
TMS320C6416的硬件結構如圖1所示。內部包括一個(gè)DSP內核、一級數據Cache、一級程序Cache、二級存儲器、增強型DMA控制器（EDMA）、Vterbi譯碼協(xié)處理器（VCP）、Turbo譯碼協(xié)處理器（TCP）；對外接口包括兩個(gè)外部存儲器接口（EMIFA和EMIFB）、主機接口（HPI）、PCI接口、UTOPIA接口、多通道緩沖串口（McBSP）。
為使數據能保持對超快速DSP內核的供給，TMS320C6416采用了兩級超高速緩存器，即16Kbyte的一級數據Cache、16Kbyte的一級程序Cache和1024Kbyte的數據和程序統一內存。為了達到更大的擴展，1024Kbyte內存中的256Kbyte存儲空間可設置用作二級Cache。
在內存和外設接口（EMIFA接口、EMIFB接口、HPI或PCI接口、McBSP串口、UTOPIA接口等）之間所有的數據傳輸都由EDMA來(lái)處理。TMS320C6416的EDMA共有64個(gè)通道，每個(gè)通道的優(yōu)先級都可編程設置，每個(gè)通道都對應一個(gè)專(zhuān)用同步觸發(fā)事件，使得EDMA可以被外設來(lái)的中斷、外部硬件中斷、其它EDMA傳輸完成的中斷等事件觸發(fā)，開(kāi)始進(jìn)行數據的搬移。EDMA完成一個(gè)完整的數據搬移后，可從通道傳輸參數記錄指定的鏈接地址處重新加載該通道傳輸參數。EDMA傳輸完成后，EDMA控制器可以產(chǎn)生一個(gè)到DSP內核的中斷，出可以產(chǎn)生一個(gè)中斷觸發(fā)另一個(gè)EDMA通道開(kāi)始傳輸。
TMS320C6416的存儲器接口提供了到SDRAM、SBSRAM、
異步器件如SRAM/ROM等存儲器的無(wú)終接口，也可連接到外部I/O器件。存儲器接口有EMIFA和EMIFB，其中EMIFA接口有64bit寬的數據總線(xiàn)，可連接64/32/16/8bit的器件；EMIFB接口有16bit寬的數據總線(xiàn)，可連接16/8bit的器件。一般情況下，EMIFA接口連接外部存儲器（如SDRAM），EMIFB接口連接外部I/O器件（如FPGA）。
HPI是一個(gè)16/32Bit寬的異步并行接口，外部主機通過(guò)它可直接訪(fǎng)問(wèn)DSP的地址空間，也可向DSP加載程序。HPI接口支持16bit寬的數據總線(xiàn)和32bit寬的數據總線(xiàn)兩種模式，兩者均工作在異步從方式。
在TMS320C6416中，增加了一個(gè)PCI接口，使得DSP很容易通過(guò)PCI接口無(wú)縫連接到一個(gè)具有PCI功能的外部主CPU上。PCI接口符合PCI2.2規范；具有PCI主/從功能；支持32bit寬的地址和數據復用總線(xiàn)；工作頻率最高為33MHz；外部主機可通過(guò)PCI接口訪(fǎng)問(wèn)DSP內部所有地址空間，向DSP加載程序；DSP也可通過(guò)該接口訪(fǎng)問(wèn)外部PCI存儲空間。PCI接口和HPI接口共用相同的管腳，因此實(shí)際設計時(shí)兩者只能選一個(gè)。
在TMS320C6416中，還增加了一個(gè)UTOPIA接口，它支持UTOPIA II規范，發(fā)送數據總線(xiàn)和接收數據總線(xiàn)均為8bit寬，工作頻率最高可達50MHz。UTOPIA接口作為ATM控制器的從方，在A(yíng)TM層器件和物理層器件之間提供了一個(gè)標準的硬件接口。由于TMS320C6416內部沒(méi)有專(zhuān)用的硬件模塊處理ATM適應層功能，因此ATM適應層功能應該由DSP軟件來(lái)實(shí)現。
另外，TMS320C6416還有三個(gè)多通道緩沖串口（McBSP），工作頻率最高可達100MHz。其中McBSP1串口和UTOPIA接口復用，McBSP2串口和PCI的EEPROM接口復用，使用時(shí)要注意。
由于TMS320C6416采用了新型芯片制造工藝，I/O電壓為3.3V，內核電壓僅為1.2V。當時(shí)鐘頻率為600MHz時(shí)，DSP的最大功耗小于1.6W。
2 Viterbi譯碼協(xié)處理器VCP
在WCDMA系統中，語(yǔ)音和低速信令傳輸采用卷積碼。卷積碼譯碼方法有門(mén)限譯碼、硬判斷Viterbi譯碼和軟判斷Viterbi譯碼。TMS320C6416中的VCP可進(jìn)行硬判決Viterbi譯碼或辦判決Viterbi譯碼。
VCP的內部結構如圖2所示。其中EDMA接口包含譯碼輸入數據FIFO和輸出數據FIFO；存儲單元包含存儲器內部狀態(tài)矩陣和判決的回溯路徑；運算單元根據輸入分支度量進(jìn)行加、比較、選擇運算和回溯；VCPINT為VCP譯碼完成后到DSP內核的中斷；VCPXEVT觸發(fā)EDMA通道29，搬移VCP的可編程配置參數或待譯碼數據的分支度量到VCP內部寄存器或內部輸入FIFO；VCPREVT觸發(fā)EDMA通道28，從VCP輸出FIFO搬移譯碼結果到DSP內部或外部存儲區。
DSP協(xié)同VCP進(jìn)行譯碼處理的過(guò)程如下：
（1）DSP初始化輸入緩沖區。DSP根據待譯碼數據預先計算其分支度量（分支度量的計算見(jiàn)參考文獻[5]），并寫(xiě)入指定的緩沖區。
（2）DSP分配輸出緩沖區，準備存儲譯碼結果。
（3）準備VCP的寄存器配置參數。這些參數首先準備好放在DSP的內存或外存，當VCP啟動(dòng)時(shí)由EDMA寫(xiě)入VCP內部寄存器。
（4）設置EDMA參數。設置EDMA通道29參數，由VCPXEVT觸發(fā)，搬移VCP配置參數到VCP內部寄存器，搬移待譯碼數據的分支度量到VCP內部輸入FIFO；設置EDMA通道28參數，由VCPREVT觸發(fā)，從VCP輸出FIFO搬移VCP譯碼結果到DSP指定的輸出緩沖區。
（5）使能EDMA。使能EDMA通道28和29，使其可以響應VCPXEVT和VCPREVT同步觸發(fā)事件。
（6）啟動(dòng)VCP。DSP寫(xiě)“開(kāi)始”命令到VCP內部的命令寄存器（VCPEXE），這會(huì )使VCP生成VCPXEVT事件，觸發(fā)EDMA通道29，搬移配置參數和待譯碼數據的分支度量到VCP。
（7）處理VCP譯碼結果。VCP譯碼完成后會(huì )觸發(fā)EDMA，由EMDA通道28搬移譯碼結果到DSP指定的輸出緩沖，還會(huì )產(chǎn)生到DSP內核的中斷。DSP應響應這個(gè)中斷，對譯碼結果進(jìn)行處理。
VCP的工作頻率為150MHz，最大可處理558路7.95 ARM語(yǔ)音信道。對于3G ARM 12.2K語(yǔ)音信道，約束長(cháng)度為9，編碼速率為1/3，編碼數據的長(cháng)度為81，當信噪比SNR為1dB時(shí)譯碼結果的誤碼率BER為1.00E-02，當信噪比SNR為3.25dB時(shí)譯碼結果的誤碼率BER為1.00E-05。
3 Turbo譯碼協(xié)處理器TCP
在WCDMA、CDMA2000系統中，數據傳輸采用Turbo碼。Turbo譯碼算法包括軟輸出Viterbi算法（SOVA）、最大后驗概率算法（MAP）。TMS320C6416中的TCP中采用的是MAX*-LOG-MAP譯碼算法。
TCP執行的譯碼算法是一種迭代MAP算法，原理框圖如圖3所示。第一個(gè)MAP譯碼器接收信息比特R0和校驗比特R1，產(chǎn)生的軟輸出A1e進(jìn)行交織作為對先驗概率的改進(jìn)估計，輸入到第二個(gè)MAP譯碼器中。第二個(gè)MAP譯碼器還同時(shí)輸入接收信息序列的交絞序列/RO和校驗比較序列R2，譯碼產(chǎn)生的軟輸出A2e進(jìn)行解交織并作為第一個(gè)MAP譯碼器的先驗概率，這樣反復進(jìn)行，成為迭代譯碼。經(jīng)過(guò)多次迭代后，對第二個(gè)MAP譯碼器的輸出結果A2進(jìn)行解交織和硬判決，作為T(mén)urbo譯碼器的譯碼結果。
TCP有兩種譯碼模式，當編碼塊長(cháng)度大小等于5114時(shí)，TCP完成MAP算法和整個(gè)迭代過(guò)程，直接輸出譯碼硬判決結果；當編碼塊長(cháng)度大于5114（僅對CDMA2000而言）時(shí)，TCP僅完成MAP算法，多次迭代、交織、解交織和硬判決由DSP軟件來(lái)完成。對WCDMA系統而言，編碼塊長(cháng)度小于等于5114，此時(shí)TCP完成整個(gè)譯碼過(guò)程。
待譯碼數據的系統信息位和校驗位必須由DSP進(jìn)行8比特量化處理。8比特中第一位為符號位，接著(zhù)四位是整數位，最后三位為小數位（具體計算見(jiàn)參考文獻[2]）。量化后才能輸入到TCP進(jìn)行譯碼。TCP譯碼后每個(gè)輸出符號用1bit表示。TCP的可編程配置參數包括：編碼速率r(1/3、1/4)、編碼塊長(cháng)度F、譯碼模式選擇、最大迭次數、停止迭代的信噪比（SNR）門(mén)限等。DSP輸入到TCP的數據還包括Turbo碼交織表。
TCP的結構框圖和VCP的結構框圖類(lèi)似，如圖4所示。輸入數據（待譯碼數據、配置參數、交織表）都由EDMA通道31輸入到TCP內，EDMA通道31由TCP發(fā)出的同步事件TCPXEVT觸發(fā)；譯碼結果由EDMA通道30從TCP內搬移到DSP指定的存儲區，EDMA通道30由TCP發(fā)出的同步事件TCPREVT觸發(fā)；TCP譯碼完成后也生成一個(gè)到DSP內核的中斷TCPINT。
（1）DSP初始化輸入緩沖區。DSP對待譯碼數據進(jìn)行8bit量化并寫(xiě)放指定緩沖區，Turbo碼交織表也寫(xiě)入指定緩沖區。
（2）DSP分配輸出緩沖區，準備存儲結果。
（3）準備TCP的寄存器配置參數，TCP啟動(dòng)后由EDMA寫(xiě)入TCP內部寄存器。
（4）設置EDMA參數。設置EDMA通道30、31參數，由TCP的兩個(gè)同步事件觸發(fā)，控制EDMA向TCP輸入數據和從TCP輸出譯碼結果。
（5）使能EDMA。使能EDMA通道30和31，使其可以響應TCPXEVT和TCPREVT同步觸發(fā)事件。
（6）啟動(dòng)TCP。DSP寫(xiě)“開(kāi)始”命令到TCP內部命令寄存器，這會(huì )使TCP生成TCPXEVT事件，觸發(fā)EDMA通道31，搬移待譯碼數據、交織表、寄存器配置參數到TCP。
（7）處理TCP譯碼結果。TCP譯碼完成后會(huì )觸發(fā)EDMA通道30輸出譯碼結果，還會(huì )產(chǎn)生到DSP內核的中斷。DSP響應這個(gè)中斷，對譯碼結果進(jìn)行處理。
TCP的工作頻率為300MHz，最大可處理29路384K數據信道；對編碼速率1/3、編碼塊長(cháng)度為3840的數據幀進(jìn)行6次迭次譯碼所需時(shí)間為0.3ms。對于編碼速率1/3、編碼塊長(cháng)度為1400的數據幀進(jìn)行8次迭代譯碼，當信噪比SNR為0.8dB時(shí)譯碼結果的誤碼率BER為1.00E-04，當信噪比SNR為1.6dB時(shí)譯碼結果的誤碼率BER為5.00E-08。
4 TMS320C6416在WCDMA基站上行鏈路基帶處理中的應用
TMS320C6416在WCDMA基站上行鏈路基帶處理中的應用方案如圖5所示。在該方案中，經(jīng)過(guò)射頻接收、A/D轉換、中頻處理后的數據送到FPGA/ASIC，FPGA/ASIC完成碼片速率級處理如RAKE接收等；然后送到DSP，DSP（TMS320C6416）主要進(jìn)行符號速率級算法處理，如第二次解交織、物理信道合并、傳輸信道解復用、解速率匹配、合并無(wú)線(xiàn)幀、第一次解交織、Viterbi譯碼/Turbo譯碼、去CRC校驗比特、FP幀組成等。外部主CPU完成信令面協(xié)議的處理，同時(shí)控制整個(gè)單板。
DSP的16bit寬的EMIFB異步接口連接到FPGA/ASIC，用來(lái)控制FPGA/ASIC并讀取解調后的數據；DSP的HPI接口連接到外部主CPU，外部主CPU通過(guò)HPI下發(fā)信道的建立、刪除等命令；DSP的64bit寬的EMIFA接口連接到一個(gè)外部SDRAM，用來(lái)緩存處理過(guò)程中的中間數據；UTOPIA接口連接到接口電路，把FP幀轉換成ATM信元進(jìn)而送到RNC進(jìn)行上層業(yè)務(wù)處理。
在WCDMA系統中，移動(dòng)終端發(fā)出的信號通過(guò)空中接口到達無(wú)線(xiàn)基站。在基站中經(jīng)過(guò)射頻接收、中頻處理、RAKE接收，然后進(jìn)行信道解復用、解交織和Viterbi/Turbo譯碼處理。在沒(méi)有采用TMS320C6416的系統中，兩種譯碼可以由DSP軟件來(lái)實(shí)現，但這會(huì )大大降低DSP處理其它業(yè)務(wù)的能力；譯碼也可以由外部FPGA/ASIC硬件實(shí)現，但這會(huì )增加單板器件的密度和功耗。TMS320C6416除了具有比一般DSP更強大的處理能力外，內部還集成了一個(gè)Viterbi譯碼處理器和Turbo譯碼協(xié)處理器，提供的符號率處理性能幾乎是TMS320C6203的十幾倍，因此TMS320C6416十分適合3G基站基帶符號速率級處理。
TMS320C6203現已用在大多數無(wú)線(xiàn)設備制造商的3G基站設計中。為了在低功耗和低成本下具有更大的通道密度，這些廠(chǎng)商需重新設計他們的設備。而TMS320C6416目標代碼與TMS320C6203兼容，軟件移值方便，再加上TMS320C6416具有的強大處理能力和低功耗特性，目前已有很多無(wú)線(xiàn)設備制造商打算在3G基站設計中采用TMS320C6416。
評論