TLV32AC56/57音頻信號處理器
加入技術(shù)交流群
摘要：TLV320C56/57是美國TI公司生產(chǎn)的音頻處理集成電路（VBAP），它的發(fā)送和接收通道采用獨立的A/D和D/A，從而有效地克服了語(yǔ)音串擾問(wèn)題，該產(chǎn)品有C、L兩個(gè)系列，分別對應于不同的使用環(huán)境溫度。片內集成有編譯碼電路、濾波器以及放大電路，可直接與話(huà)筒和揚聲器接駁，其數字輸入通道與所有的DSP兼容。時(shí)鐘頻率與CT2、PECT、GSM、PCS數據通信標準對應，適用于手提電話(huà)等通信設施。
本文引用地址：http://dyxdggzs.com/article/242337.htm關(guān)鍵詞：數字音頻處理 發(fā)送 接收 TLV320AC56/57
1 概述
TLV320AC56/57音頻處理集成電路（VBAP）內含發(fā)送和接收編譯碼電路以及發(fā)送、接收濾波器，可用于遠距離語(yǔ)音通訊、數字信號處理、數字音頻處理、數字信號測量等系統和領(lǐng)域。TLV320AC56/57的主要參數如下；
●電源電壓Vcc:-0.3V～5.5V；
●輸出信號電壓（DOUT）：-0.3V～5.5V；
●輸入信號電壓（DIN）：-0.3V～5.5V；
●使用溫度范圍：后綴C為0～70℃
后綴I為-40～85℃；
●最大功率：1150mW；
●典型功耗：20mW。
TLV320AC56/57有DIP和PT兩種封裝形式，圖1所示為其引腳排列圖。
發(fā)送部分可直接與駐極體話(huà)筒接口，以將話(huà)筒信號送給緩沖放大器變固定電平信號，然后再經(jīng)去噪后送給帶通濾波器。在壓展工作模式下，濾波器輸出信號應送給壓展A/D轉換器。否則，信號傳送給A/D轉換器以進(jìn)行線(xiàn)性轉換。并將轉換結構變成串行數據流從DOUT輸出。
接收部分有壓展和線(xiàn)性?xún)蓚€(gè)D/A轉換器，分別用于轉換從DIN輸入的串行數據。所得的模擬信號送到隔離電容濾波器以濾除帶外信號。濾波器同時(shí)提供（SinX）/X校正以使信號平滑。其輸出信號將直接供給耳機放大器，該放大器的增益是可調的，并能提供低功耗的差分輸出。
TLV320AC56/57內有一帶隙高精度電源電路，可提供所有的參考電壓，參考電壓VMID等于Vcc/2，對放大電路和話(huà)筒偏置提供相當于1/2電平的虛地，另一參考電壓可為MICBIAS提供話(huà)筒的電流偏置。圖2是它的功能方框圖。
2 引腳功能
下面是TLV320AC56/57的引腳功能說(shuō)明。其中各引腳后的括號內分別是DIP-20和PT-48腳封裝的引腳號，“×”表示該封裝無(wú)此引腳。
AGND（×/34腳）：所有內部模擬電路地；
AVcc(×/4腳)：所有內部模擬線(xiàn)中的3V供電電源；
CLK（11/19腳）：時(shí)鐘輸入，在固定比特率的情況下，它可作為主時(shí)鐘、發(fā)送和接收數據的時(shí)鐘，在可變比特率條件下，CLK僅作主頻時(shí)鐘用；
DCLK（7/14腳）：固定或變比特率選擇端。DCLK與VCC相連時(shí)，選擇固定比特率模式；DCLK不與VCC相連時(shí)，選擇可變比特率模式，這時(shí)，DCLK是接收數據時(shí)鐘；
DGND（×/27腳）：所有數據線(xiàn)路的接地端；
DIN（8/15腳）：接收數據輸入端，在固定比特率模式下，接收數據時(shí)鐘頻率的波形負波時(shí)，接收數據輸入；
DOUT（13/21腳）：發(fā)送數據輸出端，當發(fā)送數據時(shí)鐘的正半波時(shí)發(fā)送數據；
DVCC（×/9腳）：所有內部數據線(xiàn)路的3V電源；
EARA（2/44腳）：耳機輸出端，與EARB組成差分驅動(dòng)輸出（模擬信號輸出）；
EARB（3/45腳）：耳機輸出端，與EARA組成差分驅動(dòng)輸出（模擬信號輸出）；
EARMUTE（10/17腳）：耳機輸出靜音控制信號輸入端，當EARMUTE為低電平時(shí)，輸出放大器靜止，無(wú)音頻信號輸出；
FSR（9/16腳）：接收通道數據幀同步信號輸入端。在可變比特率模式下接收數據時(shí)，此信號應為高電平；如果FSR處于TTL低電平并持續5個(gè)幀時(shí)間以上，接收通道處于等待狀態(tài)，而后，如果FSR處于高電平5個(gè)幀時(shí)間以上，DIN進(jìn)入數據檢測狀態(tài)，等待數據輸入；
FSX（12/20腳）：發(fā)送通道數據幀同步信號輸入端。它與FSR沒(méi)有聯(lián)系，但有一模擬信號從此腳輸入。如果FSX處于TTL低電平并持續5個(gè)幀時(shí)間以上，發(fā)送通道則處于等待狀態(tài)，然后，如果FSX處于高電平5個(gè)幀時(shí)間以上，DOUT也將進(jìn)入數據檢測狀態(tài)，等待發(fā)送數據；
GND（16/×腳）：內部線(xiàn)路接地端；
LINSEL（15/26腳）：線(xiàn)性模式選擇輸入端。當它為低電平時(shí)，選擇線(xiàn)性編/譯碼工作方式；當處于高電平時(shí)，選擇壓展編/譯碼模式。XX56壓展碼采用μ律，XX57采用A律；
MICBIAS（20/42腳）：話(huà)筒偏置，對駐極體話(huà)筒，MICBIAS電壓等于VMID；
MICGS（19/41腳）：內部話(huà)筒放大器輸出端。通常作為反饋信號用作話(huà)筒放大器的增益控制，如果需要附加音響，可在MICGS和EARGS（模擬）之間接一個(gè)電阻網(wǎng)絡(luò )；
MICIN（18/40腳）：話(huà)筒信號輸入端；
MICMUTE（6/11腳）：話(huà)筒輸入靜音控制信號輸入。當此信號為低電平時(shí)，發(fā)送的數字信號均為“0”；
PDN（1/43腳）：電源控制信號輸入端，當此信號為T(mén)TL低電平時(shí)，系統將降低電源電壓，以減小能量的損耗；
TSX/DCLKX（14/22腳）：發(fā)送時(shí)間通道選通或發(fā)送通道的數據時(shí)鐘輸入端。在固定比率模式下，該引腳的一個(gè)開(kāi)漏極輸出并直接到地。通常也作為三態(tài)緩沖器的使能信號。在可變比特率條件下，DCLKX是數據時(shí)鐘的輸入端；
Vcc(5/×腳)：所有內部線(xiàn)路的3V電源；
VMID（17/36腳）：VCC/2偏置參考電壓，在該端接入一個(gè)4700pF～1μF的低損高頻電容到地可作濾作用。
3 工作過(guò)程
在電源正常工作時(shí)，TLV320AC56/57可在下列情況下進(jìn)行初始化操作：
（1）接地；
（2）接通VCC；
（3）接通所有的時(shí)鐘信號；
（4）將PDN接至TTL高電平；
（5）把同步脈沖加在FSX和FSR端。
該芯片對死機設計有很好的保護。但當電源狀況不符合要求時(shí)，死機的情況仍有可能發(fā)生。轔幫助確認死機情形，在電源VCC與GND之間應反接一個(gè)二極管，它的正向壓降應等于或小于0.4V（可選用1N5711或等同元件）。
在發(fā)送通道加上或打開(kāi)電源開(kāi)關(guān)時(shí)，DOUT和TSX在大約4個(gè)幀時(shí)間內（約500μs）保持高阻態(tài)，然后，DOUT、TSX和其它信號均有效，并在各自的時(shí)間通道中處理信號。因為自動(dòng)清零線(xiàn)路的原因，發(fā)送端模擬電路約需60ms達到平衡。為進(jìn)一步完善系統，當CLK中斷時(shí)，DOUT和TSX應置于高阻態(tài)。
TLV320AC56/57系統可提供低電平工作和三種等待模式。當一個(gè)外部低電平信號加在PDN時(shí)，系統將關(guān)機。沒(méi)有信號時(shí)，PDN內部上拉至高電平以使系統保持活性。在低電平模式下，系統的電源消耗僅為2mW。
等待模式分整機等待、發(fā)送通道等待和接收通道等待三種。為使整機進(jìn)入等待模式，FSX和FSR都應保持低電平；在接收通道等待模式下，FSX輸入脈沖，FSR保持低電平；如果FSR接收脈沖，FSX保持低電平，則進(jìn)入發(fā)送通道等待模式，此時(shí)接收通道有效，在整機等待模式，系統電源消耗約為4mW。
將DCLKR接至VCC，則系統選擇固定比特率工作方式。同時(shí)也選擇了主時(shí)鐘（CLK）、同步信號時(shí)鐘（FSX和FSR）頻率和FSX輸出。FSX和FSR用來(lái)決取樣頻率。在CFLK的正半周期，數據由DOUT發(fā)送，在CLK的下降沿，數據隨FSR由DIN輸入。當接到數據字時(shí)，D/A轉換開(kāi)始，轉換后的模擬信號先保持在電容中，然后傳送給接收濾波器。
將DCLKR接至數據接收時(shí)鐘即選擇了可變比特率工作方式，同時(shí)也選定了接收時(shí)鐘頻率。在這種模式下，主時(shí)鐘控制開(kāi)關(guān)電容濾波器，從而DIN和DOUT端的輸出則分別由DCLKR和DCLKX來(lái)控制，TLV320AC56/57允許系統以低于時(shí)鐘頻率的任何速度傳輸數據，但DCLKR和DCLKX必須與CLK同步。
當FSX輸入高電平時(shí)，在DCLKX的正半周將由DOUT端將數據發(fā)送出去。當FSR為高電平時(shí)，在DCLKR的負半周，由DIN接收數據，在可變化特率模式下，如果DCLK有振蕩信號，且FSX保持高電平，則在一幀的時(shí)間通道內，DOUT上的數據字是重復的。
為了避免因中斷而引起的串音干擾，芯片使用了單獨的數-模轉換器、濾波器和通道參考電壓，這使得兩個(gè)通道可以完全獨立運行。主時(shí)鐘、數據時(shí)鐘和時(shí)間通道的檢測必須在每一開(kāi)始的時(shí)候同步。
芯片內部產(chǎn)生的精確帶隙參考電壓可為發(fā)送與接收通道提供所有的參考起泡沫。在制造過(guò)程中，芯片的每一通道的增益都已得到調整。從而保證了在外部電壓和溫度變化時(shí)增益的穩定性。
4 應用接口
TLV320AC56采用的是μ律（壓展模式），相當于CCITT G.711標準。而TLV320AC57則采用A律，相當于CCITT G.711標準。在線(xiàn)性模式下兩者相同。且輸入放大器的接口與駐極體話(huà)筒完全兼容，其典型接口電路如圖3所示。話(huà)筒放大器的輸出MICGS通常與反饋網(wǎng)絡(luò )相連，該信號同時(shí)加在放大器的反相輸入端以穩定放大器的增益值。VMID端可用于濾波器的接入。而MICUMUTE端上的開(kāi)關(guān)K可用來(lái)對話(huà)筒靜音進(jìn)行控制。
評論