基于DSP的軟件無(wú)線(xiàn)電基頻發(fā)射機的設計

　　引言

　　軟件無(wú)線(xiàn)電突破了傳統的無(wú)線(xiàn)電臺以功能單一、可擴展性差的硬件為核心的設計局限，強調以開(kāi)放性最簡(jiǎn)硬件為通用平臺，盡可能地使用可升級、可重配置的應用軟件來(lái)實(shí)現各種無(wú)線(xiàn)電功能。用戶(hù)在同一硬件平臺上可以通過(guò)配置不同的應用軟件來(lái)滿(mǎn)足不同時(shí)間、不同環(huán)境下的不同功能需求，具有很強的靈活性和開(kāi)放性。

　　DSP(數字信號處理器)憑著(zhù)靈活性、精確性、穩定性、可重復性、體積小、功耗小、易于大規模集成，特別是可編程性和易于實(shí)現自適應處理等特點(diǎn)，給數字信號處理帶來(lái)了巨大的發(fā)展機遇。

　　基于上述優(yōu)點(diǎn)，用DSP實(shí)現基于軟件無(wú)線(xiàn)電技術(shù)的基頻發(fā)射機，不僅降低了產(chǎn)品的成本，減小了設備體積，滿(mǎn)足系統的需要，而且隨著(zhù)DSP處理速度的不斷提高，可將內插等復雜運算集成到DSP中，完全由軟件實(shí)現，比現有的單芯片發(fā)射機具有_更大的靈活性和可控性。在資源充足條件下，可以實(shí)現多通道信道化。

　　1 理論基礎

　　1.1 正交變換理論

　　正交變換分解在信號處理中有著(zhù)極其重要的作用，是軟件無(wú)線(xiàn)電的基礎理論之一。由于希爾伯特(Hilbert)變換可以提供90°的相位變化而不改變頻譜分量的幅度，即對信號進(jìn)行希爾伯特變換就相當于對該信號進(jìn)行正交移相，使它成為自身的正交對。

　　實(shí)信號x(t)的希爾伯特變換定義為x(t)與h(t)=1／(πt)的卷積，表示為：

　　在DSP中處理的是離散的數字信號，由此離散希爾伯特變換中的h(n)可以表示為：

　　則離散信號x(n)的離散希爾伯特變換可以表示為：

　　由此可見(jiàn)，離散希爾伯特變換器可以由FIR(有限沖擊響應)濾波器來(lái)實(shí)現，可以用窗口法來(lái)設計FIR濾波器實(shí)現希爾伯特變換。利用矩形窗設計的55階FIR濾波器幅頻響應如圖1所示。

　　但要注意的是，利用FIR濾波器實(shí)現希爾伯特變換將會(huì )使輸出信號延遲N／2(N為濾波器系數長(cháng)度)，而且輸出信號的前N個(gè)數據和最后N個(gè)數據也是不對的，因為此時(shí)輸入數據已經(jīng)為0。

　　1.2 內插理論

　　所謂整數I倍內插是指在兩個(gè)原始采樣點(diǎn)之間插入(I-1)個(gè)零值，若設原始采樣序列為x(n)，則內插后的序列xI(m)表示為：

　　內插過(guò)程如圖2所示，其為I=3倍的內插，可見(jiàn)圖2(b)中每個(gè)原抽樣點(diǎn)之問(wèn)插入了2個(gè)零值。內插后的信號頻譜為原始序列譜經(jīng)I倍壓縮后得到的譜。因此，要恢復原始頻譜，必須對內插后的信號進(jìn)行低通濾波(濾波器帶寬為π／I)。經(jīng)過(guò)低通濾波后的波形如圖2(c)所示?？梢?jiàn)，原來(lái)插入的零值點(diǎn)變?yōu)榈臏蚀_值，經(jīng)過(guò)內插大大提高了時(shí)域分辨率。

　　2 基頻發(fā)射機的仿真系統設計

　　2.1 基頻發(fā)射機的模型

　　給定一種調制方式，就可以計算出與其相對應的兩個(gè)正交分量。一般情況下，基頻發(fā)射機輸出信號的采樣率要大于最高載頻的2倍以上，但基帶正交信號的采樣率并不需要如此高速的數據流，只要輸出大于2倍信號帶寬的數據流就可以，否則將會(huì )對DSP處理速度提出過(guò)高的要求。但是，為了使產(chǎn)生的基帶信號與后邊的采樣速率相匹配，在進(jìn)行正交調制(與兩個(gè)正交本振混頻)之前必須通過(guò)內插把低數據率的基帶信號提升到最終采樣頻率上。因此，適應于各種調制方式的基頻發(fā)射機模型如圖3所示。

　　2.2 基頻發(fā)射機的仿真系統設計

　　假設輸入信號為語(yǔ)音信號，基帶信號的帶寬為B=4 kHz，對其進(jìn)行頻率為fs1=20 kHz的采樣并進(jìn)行正交化?；祛l頻率fc=40 kHz，對cos 2πfct與sin 2πfct的采樣率為fs3=400 kHz，因此內插比I=fs3／fs1=20，為了減少內插抗混疊濾波器的系數長(cháng)度，減小抗混疊濾波器的實(shí)現難度，采用2級內插實(shí)現，第1級實(shí)現I1=4倍內插，第2級實(shí)現I2=5倍內插。內插抗混疊濾波器采用凱撒窗的FIR濾波器實(shí)現，其中δ=δp=δs=0.001，分兩級實(shí)現后，每一級δ1=δ2=30 dB，這樣大大簡(jiǎn)化了抗混疊濾波器的結構。實(shí)現結構如圖4所示。

　　3 仿真結果及分析

　　基頻發(fā)射機的仿真結果如圖5所示。

　　基頻發(fā)射機的仿真實(shí)現是利用TI公司推出的DSP集成軟件開(kāi)發(fā)環(huán)境CCS(Code Composer StudioV3.0)進(jìn)行的，在CCS中配置為T(mén)MS320C6713。TMS320C6713是TI公司在TMS320C6711基礎上新近推出的C6000系列新一代浮點(diǎn)DSP芯片，它可以在255 MHz的時(shí)鐘頻率下實(shí)現1 800 MIPS(百萬(wàn)條指令每秒)／1 350 MFLOPS(百萬(wàn)次浮點(diǎn)運算每秒)的定點(diǎn)和浮點(diǎn)運算，可以滿(mǎn)足高速數據采集和實(shí)時(shí)控制系統對信號處理速度的要求。

　　為了方便驗證CCS仿真實(shí)現的正確性，取輸入信號為f=3 kHz的單頻余弦信號，如圖5(a)所示；經(jīng)正交變換后為同頻的正弦信號，如圖5(b)所示；經(jīng)基頻發(fā)射機調制后，輸出結果相當于單邊帶調制，為單頻f=37kHz的余弦信號，如圖5(c)所示，其頻譜如圖5(d)所示，可見(jiàn)實(shí)現結果正確。

　　4 結束語(yǔ)

　　本文對單信道的基頻發(fā)射機進(jìn)行了CCS仿真實(shí)現，證明基于軟件無(wú)線(xiàn)電技術(shù)和DSP實(shí)現基頻發(fā)射機具有更大的優(yōu)越性。但由于目前DSP處理速度的限制，采樣率不宜過(guò)高，因此限制了輸出射頻的提高。本文所討論的基于DSP基頻發(fā)射機的實(shí)現為構建真正意義上的軟件無(wú)線(xiàn)電發(fā)射機提供了前提條件，后續工作將研究其DSP的具體實(shí)現。