新型DSP助力基站設備滿(mǎn)足并超越LTE需求

LTE是3GPP開(kāi)發(fā)的下一代3G UMTS無(wú)線(xiàn)協(xié)議，目的是使蜂窩網(wǎng)絡(luò )成為基于數據包的全IP網(wǎng)絡(luò )。在LTE的各項指標中最突出的是更高的下行和上行數據速率(分別是100Mbps和50Mbps)及低的數據包延時(shí)(不超過(guò)5ms)，而延時(shí)對無(wú)線(xiàn)VoIP等新業(yè)務(wù)來(lái)說(shuō)越來(lái)越重要。另外，該技術(shù)還必須提供更大的頻譜效率、更大的容量和更低的每比特通信成本。

LTE在實(shí)現這些目標的過(guò)程中用到的多個(gè)概念將極大地增加該技術(shù)的復雜性。與其它前沿技術(shù)一樣，這些概念包括了下行和上行方向更復雜的調制方案、靈活的信道帶寬以及MIMO架構，這種架構在某些情況下需要多幅天線(xiàn)。另外，LTE復雜性的增加將要求基站和手機具有非常強大、靈活和創(chuàng )新的處理能力。

LTE在下行鏈路方向采用OFDM(正交頻分復用)調制方案，上行鏈路則采用OFDM派生出來(lái)的SC-FDMA(單載波頻分多址)方案。上行鏈路采用SC-FDMA是因為它的功放效率比OFDM要高，從而能延長(cháng)手機電池的使用時(shí)間。OFDM相當復雜，它采用了2048個(gè)間距為15kHz的子載波。這么多數量的子載波增強了OFDM的多徑能力，進(jìn)而提高了它的抗干擾能力、頻譜效率和數據速率。

下行和上行鏈路方向都具有從1.25MHz到20MHz的可調帶寬，因而允許LTE使用新的和現有的頻帶。MIMO架構有助于LTE通過(guò)多個(gè)信號路徑取得高的數據速率。不過(guò)需要重申的是，為了控制LTE手機的成本，LTE的下行和上行鏈路所采用的調制方案稍有不同。如果手機安裝有多幅天線(xiàn)，那么MIMO具有將數據速率提高到100/50Mbps以上的潛能。

以多核DSP裝備LTE基站

為了滿(mǎn)足LTE高度復雜性要求，TI開(kāi)發(fā)出了帶嵌入式加速器的TCI6487多內核DSP。這些加速器能夠滿(mǎn)足基帶處理中采用的各種2G、3G和4G無(wú)線(xiàn)基站標準。TCI6487是業(yè)界首款具有三個(gè)“C64＋DSP內核”的多內核DSP，可提供高達3GHz的DSP處理能力，完全能處理諸如MAC和PHY處理等LTE基帶任務(wù)。

為了取得LTE的較高數據速率，并確保數據包延時(shí)小于5ms，TCI6487采用了Viterbi和Turbo協(xié)處理器(TCP)來(lái)分擔主DSP內核的編碼/解碼負荷。這些協(xié)處理加速器可以處理LTE正常運行所需的許多運算密集型編碼功能。具體來(lái)說(shuō)，TCP2作為一個(gè)靈活加速器可支持Turbo解碼；它不僅支持LTE，還支持所有3GPP系列標準。從TCI6487的DSP內核卸載Turbo解碼功能可以釋放出更多的處理能力用于MAC和PHY處理，或者有效的處理余量可用來(lái)處理特別高密度的蜂窩基站中更多的用戶(hù)。

如果基站要滿(mǎn)足LTE的更高要求，一定程度的靈活性和重配置能力很重要。例如，在低密度的蜂窩網(wǎng)絡(luò )中，TCI6487可以用作單芯片解決方案，其中一個(gè)內核專(zhuān)門(mén)用于MAC處理，其它兩個(gè)執行PHY層收發(fā)功能。而有許多用戶(hù)的高密度蜂窩網(wǎng)絡(luò )為了充分發(fā)揮LTE更高數據速率的優(yōu)勢將提出不同的挑戰。在這種情況下，可以采用多個(gè)TCI6487的方案，其中一個(gè)芯片執行所有蜂窩的MAC處理，而其它芯片用于處理PHY的收發(fā)任務(wù)。在這種方式下，DSP可以專(zhuān)門(mén)用于LTE下行和上行模式中實(shí)現的OFDM或SC-FDMA調制方案。

為了利用多內核器件固有的靈活性，需要采用多級片上內存架構。對于TCI6487來(lái)說(shuō)，L1內存可配置為緩存或標準的存儲器。另外，專(zhuān)用于每個(gè)內核的二級內存容量可以有一定的可調性?？偣?MB的L2內存可以在三個(gè)內核之間平均分配，或者三個(gè)內核依次被分配0.5、1和1.5MB。當同時(shí)有多個(gè)不同的處理需求發(fā)生時(shí)，這種方法會(huì )影響一個(gè)復雜LTE部署的效率。例如，一個(gè)正在處理內存需求較大的任務(wù)的內核可能被分配1.5MB的二級內存。

與LTE的發(fā)展步伐保持一致

為了避免瓶頸，以L(fǎng)TE速率通過(guò)基站傳送數據要求非常高速的I/O用于DSP的數據輸入輸出。因此，TCI6487上的外設包含了串行RapidIO(SRIO)接口。SRIO可以將器件的靈活性和可擴展性拓展到板級，從而降低電路板的復雜度和成本。

這種雙通道SRIO接口上的每個(gè)通道都能達到每秒1.25、2.5或3.125Mb(Gbps)的數據速率。這種SRIO接口可以被配置為兩個(gè)單通道高速專(zhuān)用鏈路，用于連接電路板上的ASIC或FPGA器件，或連接LTE基站背板上的電路板。

在另外一種配置中，SRIO可以用來(lái)互連對等排列或主從架構中的多個(gè)DSP。當被配置為芯片間的板載對等連接時(shí)，這種專(zhuān)用SRIO通道可以消除共享總線(xiàn)過(guò)載時(shí)遇到的瓶頸問(wèn)題。由于LTE能夠傳送大量數據，這一特性變得非常重要。SRIO接口的可擴展性和靈活性有助于實(shí)現各種架構，包括星型、環(huán)形、U形菊花鏈等(見(jiàn)圖1)。

圖1：SRIO支持包含U形菊花鏈在內的各種對等配置。

用于LTE基站上芯片間互連的另外一個(gè)選擇是千兆以太網(wǎng)交換矩陣。為了實(shí)現這個(gè)功能，TCI6487還集成了千兆以太網(wǎng)接口。