基于TS101的SAR回波信號模擬器設計

　　TS101是美國AD公司最新推出的TigerSHARC系列DSP芯片，采用DMA引擎，主要針對嵌入式實(shí)時(shí)應用。TigerSHARC DSP有兩個(gè)獨立的32位處理器核，或者多指令多數據流(MIMD)結構。每個(gè)處理單元都能在單周期執行一次乘法，以及加法，對于300 MHz的ADSP TS101S，每個(gè)周期能產(chǎn)生6個(gè)FLOP，峰值處理器能力達到1800 MFLOPs。TigerSHARC為多種信號處理設計，提供了64位的共享系統總線(xiàn)和4個(gè)鏈路口。數據在外部總線(xiàn)上的傳輸率可以達到800 MB/s。此外，數據也可以通過(guò)鏈路口傳輸，每個(gè)鏈路口的傳輸率達到250 MB/s。整個(gè)TigerSHARC芯片的I/O帶寬達到1 800 MB/s。選用的實(shí)時(shí)信號處理板基于標準的CPCI總線(xiàn)，由4片TS101構成共享總線(xiàn)的并行處理器，DSP之間采用鏈路口通信。板上內存擴展到了2 GB，滿(mǎn)足了SAR信號模擬器要求的大存儲容量和強計算能力。

　　1 SAR回波模擬器的原理及實(shí)現

　　1.1 SAR回波信號模擬器的原理

　　從上述高分辨率SAR模擬系統的技術(shù)分析可以看出，高分辨率模擬器設計必須解決速度和容量的問(wèn)題。本文提出基于DSP的系統實(shí)現方法，SAR回波模擬器的原理框圖如圖1所示。從原理框圖可以看出，本系統可分為四大部分：回波信號產(chǎn)生、D/A轉換、正交調制、上變頻。其中SAR回波信號產(chǎn)生是該系統的重要組成部分，利用CPU主板，可以通過(guò)連接顯示設備，利用人機界面，對各種場(chǎng)景參數進(jìn)行實(shí)時(shí)設置，通過(guò)CPCI總線(xiàn)傳送至通用信號處理板上的DSP處理器，由DSP實(shí)時(shí)計算SAR回波脈沖，然后經(jīng)過(guò)D/A變換、正交調制和上變頻到接收機。

　　1.2 SAR回波信號模擬器的系統硬件組成

　　SAR回波信號實(shí)時(shí)產(chǎn)生的重點(diǎn)在于實(shí)時(shí)信號處理機，在實(shí)時(shí)信號處理系統設計選型中，必須根據系統要求選擇合適的高速DSP處理器完成系統要求的任務(wù)。實(shí)時(shí)信號處理機主要硬件由多塊DSP信號處理板卡、CPU主板、DAC板卡、標準CPCI機箱和電源、顯示監視設備CRT等構成。針對合成孔徑雷達實(shí)時(shí)信號處理所要求的大數據吞吐能量、強數據計算能力，決定選用美國AD公司的TS101芯片作為實(shí)時(shí)信號處理機的DSP處理芯片。綜合各種因素，最終選擇的DSP信號處理板卡如圖2所示。

　　該板單板可以提供7.2 GFLOPs處理能力，2 GB的擴展內存;板卡形式是標準的CPCI 6U板卡，完全滿(mǎn)足SAR實(shí)時(shí)回波處理對實(shí)時(shí)處理能力和大內存的需求。