德州儀器DSP開(kāi)發(fā)常見(jiàn)問(wèn)題寶典
加入技術(shù)交流群
問(wèn)：請問(wèn)如何通過(guò)仿真器把.HEX程序直接燒到FLASH中去？所用DSP為5402是否需要自己另外編寫(xiě)一個(gè)燒寫(xiě)程序，如何實(shí)現？謝謝??！
答：直接寫(xiě).OUT。是DSP中寫(xiě)一段程序，把主程序寫(xiě)到FLASH中。
問(wèn)：DSP的硬件設計和其他的電路板有什么不同的地方？
答：1.要考慮時(shí)序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求。
問(wèn)：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪個(gè)可以較方便地與VC33連接，完成10個(gè)模擬信號的AD轉換（要求16bit，1毫秒內完成10個(gè)信號的采樣，當然也要考慮價(jià)格）？
答：作選擇有下列幾點(diǎn)需要考慮1. 總的采樣率：1ms、10個(gè)通道，總采樣率為100K ，所有A/D均能滿(mǎn)足要求。2. A/D與VC33的接口類(lèi)型：并行、串行。前2種A/D為并行接口，后幾種均為串行接口。3. 接口電平的匹配。前2種A/D為5V電平，與VC33不能接口；后幾種均可為3.3V電平，可與VC33直接接口。
問(wèn)：DSP的電路板有時(shí)調試成功率低于50%，連接和底板均無(wú)問(wèn)題，如何解決？有時(shí)DSP同CPLD產(chǎn)生不明原因的沖突，如何避免？
答：看來(lái)你的硬件設計可能有問(wèn)題，不應該這么小的成功率。我們的板的成功率為95%以上。
問(wèn)：我們的工程有兩人參與開(kāi)發(fā)，由于事先沒(méi)有考慮周全，一人使用的是助記符方式編寫(xiě)
匯編代碼，另一人使用的是代數符號方式編寫(xiě)匯編代碼，請問(wèn)CCS5000中這二種編寫(xiě)方式如何嵌在一起調試？
答：我沒(méi)有這樣用過(guò)，我想可以用下面的辦法解決：將一種方式的程序先單獨編譯為.obj
文件，在創(chuàng )建工程時(shí)，將這些.obj文件和另一種方式的程序一起加進(jìn)工程中，二者即可一
起編譯調試了。
問(wèn)：DSP數據緩沖，能否用SDRAM代替FIFO？
答：不行
問(wèn)：ADC或DAC和DSP相連接時(shí)，要注意什么問(wèn)題？比如匹配問(wèn)題，以保證A/D采樣穩定或D/A碼不丟失。
答：1. 接口方式：并行／串行；2. 接口電平，必須保證二者一致。
問(wèn)：用F240經(jīng)常發(fā)生外部中斷丟失現象，甚至在實(shí)際環(huán)境中只有在程序剛開(kāi)始時(shí)能產(chǎn)生中
斷，幾分鐘后就不能產(chǎn)生中斷。有時(shí)只能采取查詢(xún)的方式，請問(wèn)有何有效的解決方法？改
為F2407是不是要好些？
答：應該同DSP無(wú)關(guān)。建議你將中斷服務(wù)程序簡(jiǎn)化看一下。
四十九。DSP時(shí)鐘電路選擇原則
1，系統中要求多個(gè)不同頻率的時(shí)鐘信號時(shí)，首選可編程時(shí)鐘芯片;
評論