<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 賽靈思XPS 8.2版本開(kāi)發(fā)套件推進(jìn)嵌入式處理的開(kāi)發(fā)

賽靈思XPS 8.2版本開(kāi)發(fā)套件推進(jìn)嵌入式處理的開(kāi)發(fā)

作者: 時(shí)間:2007-07-18 來(lái)源:網(wǎng)絡(luò ) 收藏

新版本的Platform Studio引入了獨特的處理支持并增強了設計的便捷性

作者:Jay Gould
Xilinx嵌入式解決方案市場(chǎng)部高級產(chǎn)品經(jīng)理
jay.gould@xilinx.com

如果問(wèn)使用Xilinx Platform Studio (XPS)嵌入式工具套件的用戶(hù),他們需要什么功能來(lái)滿(mǎn)足其下一代終極處理設計的需要?他們必然會(huì )回答:“性能和先進(jìn)的處理功能?!?為了滿(mǎn)足嵌入式環(huán)境的要求,工程師必須設法從現有大多數成本經(jīng)濟的器件中一點(diǎn)點(diǎn)地挖掘出性能,并且,他們在設計和兩個(gè)方面都需要方便使用的工具。

XPS 8.2版本是普遍使用的嵌入式開(kāi)發(fā)套件(EDK)的一種,賽靈思在其中增加了新型的高度最優(yōu)化的MicroBlaze?軟處理核,支持一體化的PowerPC浮點(diǎn)單元(FPU),并且增加了對Virtex-5 LX最新器件的支持。與其純粹利用單個(gè)處理器的時(shí)鐘頻率來(lái)衡量性能提升的程度,嵌入式設計工程師不如利用集成了更快速的硬處理核、靈活的軟處理核及附加的協(xié)處理引擎所有優(yōu)勢的XPS套件,不論它們是FPU、其它IP或用于卸載和分配工作負載的附加的處理核。此外,新型的XPS增加了大量的增強功能、可視性,并在使用方便性上進(jìn)行了改進(jìn)。

新型器件和處理支持

2006年5月,賽靈思推出了Virtex-5 LX器件,這種FPGA平臺在65nm的三柵極氧化層架構上集成了高級系統功能,從而能夠完全支持嵌入式處理。與上一代FPGA相比,Virtex-5技術(shù)把半導體器件的性能提高了30%,與此同時(shí),功耗降低了30%以上。靈活的處理IP外設容許客戶(hù)精確地構建需要的定制解決方案,而不必增加額外的器件成本或在昂貴但不需要的器件選擇上造成浪費。

為了在高性能Virtex-5 LX器件中最有效地利用嵌入式設計,賽靈思優(yōu)化了MicroBlaze用于65nm工藝的軟處理核,并且增加了一些特殊的增強功能,以實(shí)現每條指令較少的周期(CPI)。賽靈思的MicroBlaze 5.0處理器配備5級管線(xiàn)及可選的4或8字高速緩沖存儲器以提升性能。新型的MicroBlaze嵌入式處理器與為初期的實(shí)例編寫(xiě)的代碼后向兼容,所以,客戶(hù)不會(huì )因處理器的退化而遇到麻煩。那些采用Spartan系列FPGA進(jìn)行嵌入式設計的工程師們可以繼續沿用現有的MicroBlaze 4.0核,這個(gè)核已經(jīng)針對高性能應用進(jìn)行了優(yōu)化,而且同時(shí)擁有有最小的占位面積。

實(shí)際上,在基系統生成器(Base System Builder)設計向導內,Platform Studio工具套件自動(dòng)地針對合適的FPGA器件把優(yōu)化的MicroBlaze核進(jìn)行例示。除非客戶(hù)想手工完成這個(gè)過(guò)程(而且你行的話(huà)),否則,要讓設計向導為你優(yōu)化核配置以加速設計??蛻?hù)不需要僅僅為了利用一個(gè)更快的Virtex-5器件和較高性能的MicroBlaze處理器,就為預存的設計或代碼“設置端口”。不論客戶(hù)的設計采用的是Virtex或Spartan系列器件,賽靈思都會(huì )為客戶(hù)提供量身定制的優(yōu)化MicroBlaze解決方案。

性能和可視性

此外,使總體嵌入式系統性能最大化的一個(gè)方法是利用協(xié)處理的概念。嵌入式雜志(Embedded)過(guò)去在改進(jìn)整體性能吞吐量方面已經(jīng)出版了許多文章,其中就討論了通過(guò)像增加更多的處理器以卸載主處理器或添加“硬件”指令這樣的方法(軟件算法在FPGA門(mén)架構中實(shí)現以快速連接到主處理器)。利用那些包含浸入PowerPC 405處理器核的Virtex-4器件,Platform Studio 8.2版本引入了對實(shí)現FPU的支持。通過(guò)在并行FPGA架構中例示FPU性能,就可以實(shí)現重大的性能改進(jìn)。

隨著(zhù)客戶(hù)的嵌入式系統變得更為復雜,調試工具需要提供更高級別的可視性。因為硬件和軟件組成部分之間的傳統分區是模糊的,客戶(hù)再也不能僅僅依賴(lài)于硬件工具來(lái)調試硬件及用軟件工具來(lái)調試代碼,要利用在器件、處理、協(xié)處理和軟件指令的硬件實(shí)現上的進(jìn)展。

作為引入“平臺調試”的第一步,賽靈思已經(jīng)集成了硬件和軟件調試器,以提供系統級的觀(guān)察并減少硬件和軟件工程師之間的矛盾。一體化的ChipScope Pro硬件調試器交叉觸發(fā)GNU軟件調試器,反之亦然,客戶(hù)現在可以從兩個(gè)方向反復查找系統上的故障。如果在某一個(gè)硬件地址上或在某一個(gè)硬件事件之后發(fā)現一個(gè)問(wèn)題,那么只需簡(jiǎn)單地交叉觸發(fā)軟件調試器就能夠看到軟件正在做什么;如果系統在進(jìn)入一些軟件功能“foo”之后死機,那么,交叉觸發(fā)硬件調試器就可以看到硬件正在干什么。

在平臺調試演變過(guò)程中,第二步就是利用安捷倫和賽靈思公司聯(lián)盟的成果。安捷倫公司提供一種E9524A MicroBlaze追蹤工具集,它通過(guò)安捷倫的Windows Xpbased邏輯分析儀能夠完全分解蹤跡,是一種利用數據流和重構MicroBlaze程序執行歷史的易于使用的解決方案(見(jiàn)圖1)。

Xilinx EDK 8.2版提供的MicroBlaze核(MTC)在你的設計內部進(jìn)行例示,為安捷倫的蹤跡工具集提供可視性。你可以捕獲實(shí)時(shí)代碼流,這些代碼流與來(lái)自周?chē)到y的測量值有關(guān)。通過(guò)打開(kāi)高速緩沖存儲器,強大的觸發(fā)和深度存儲器都不受影響,因為探測出現在MicroBlaze管線(xiàn)的執行狀態(tài)。該系統使硬件和軟件工程師能夠配合工作以盡快地發(fā)現和定位系統中存在的設計缺陷。欲了解更多關(guān)于安捷倫產(chǎn)品的信息,請訪(fǎng)問(wèn)www.agilent.com/find/microblaze。

圖1:安捷倫的MicroBlaze跟蹤工具集。

圖2:賽靈思Platform Studio調試配置向導。

生產(chǎn)率和使用方便性的改進(jìn)

除了強大的新的跟蹤調試性能之外,XPS 8.2版本還包含許多根據我們的用戶(hù)建議而實(shí)現的增強功能和使用方便性的改進(jìn)。這些改進(jìn)和提高進(jìn)一步實(shí)現了新型IP核、RTOS支持和安裝以及全新的功能和其它生產(chǎn)率的提升。

在XPS工具套件內部器件之間的更好集成、鏈接器腳本及數據表生成都可以改進(jìn)整體生產(chǎn)率。8.2版本改進(jìn)了IP核的可視性狀況,從而有助于版本的;我們還加速了調用內部工具和加載大型設計的性能。

新的配置向導(見(jiàn)圖2)有助于設置調試時(shí)間段,并使它們在后續的時(shí)間段更快并更方便地再現。該版本包括對PowerPC高速緩沖存儲器突發(fā)模式、硬三模網(wǎng)MAC、分散/聚集DMA、及無(wú)數新的存儲器接口的支持。此外,8.2版本是第一個(gè)支持美國風(fēng)河系統公司(Wind River Systems)的VxWorks 6.3及MontaVista公司的嵌入式Linux 2.6的Platform Studio版本。

欲了解完整的8.2版本中的新功能,請訪(fǎng)問(wèn):www.xilinx.com/cn/edk。

結論

8.2版本擴展了獲獎的Platform Studio工具套件的基礎,增加了用于處理和器件支持的令人振奮的新選項。賽靈思已經(jīng)針對新的高性能Virtex-5 LX FPGA對MicroBlaze軟處理核進(jìn)行了優(yōu)化,當與現有的Spartan FPGA相結合時(shí),為客戶(hù)提供了最終的低成本面積最優(yōu)化選擇或高端系統的吞吐量。

對FPU的支持增強了業(yè)已快速的PowerPC處理解決方案,容許客戶(hù)定制完美的協(xié)處理的平衡。除了加速生產(chǎn)率的無(wú)數通用XPS增強功能和改進(jìn)之外,8.2版本已經(jīng)讓我們在平臺調試上進(jìn)入了下一階段。賽靈思的MicroBlaze跟蹤核與安捷倫的跟蹤工具集的聯(lián)合使用,為客戶(hù)的復雜的嵌入式系統工作帶來(lái)了新的獨具一格的可視性。

欲了解更多關(guān)于所有賽靈思嵌入式處理解決方案的信息,請訪(fǎng)問(wèn):www.xilinx.com/cn/processor。



關(guān)鍵詞: 調試 以太 控制 跟蹤

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>