SOPC設計中的兩種片上總線(xiàn)分析與比較

SoC(Systemon Chip,片上系統)以其能提高產(chǎn)品性能、縮小產(chǎn)品體積等優(yōu)點(diǎn),逐漸成為嵌入式系統發(fā)展的主流趨勢。SOPC(System On a Programmable Chip,可編程片上系統)利用可編程邏輯器件來(lái)實(shí)現SoC,具有設計方式靈活,可裁減、可擴充、可升級,并具備軟硬件在系統可配置的性能。將處理器IP(Intellectual Property,知識產(chǎn)權)內核嵌入到可編程邏輯器件是SOPC設計的前提條件。

在A(yíng)ltera的FPGA器件上嵌入處理器等IP核可實(shí)現SOPC,設計時(shí)可使用的RISC處理器核有3種:ARM的工業(yè)標準處理器硬核ARM922T、Altera的16位Nios和32位Nios II處理器軟核,而片上總線(xiàn)可采用AMBA和Avalon兩種總線(xiàn)。在嵌入了ARM922T的Excalibur系列FPGA上,使用了AMBA總線(xiàn)的高性能總線(xiàn)AHB(Advanced High-performance Bus);而在可嵌入Nios的FPGA上則使用Avalon總線(xiàn)。這兩種總線(xiàn)也是目前SoC設計使用較多的片上總線(xiàn)標準。

1　片上總線(xiàn)與傳統總線(xiàn)體系的比較

片上總線(xiàn)是實(shí)現SoC中IP核連接最常見(jiàn)的技術(shù)手段,它以總線(xiàn)方式實(shí)現IP核之間的數據通信。片上總線(xiàn)規范一般需要定義各個(gè)模塊之間初始化、仲裁、請求傳輸、響應、發(fā)送接收等過(guò)程中的驅動(dòng)、時(shí)序、策略等關(guān)系。

傳統總線(xiàn)協(xié)議中,仲裁器控制一至多個(gè)總線(xiàn)主設備與從設備的通信?？偩€(xiàn)主設備首先通過(guò)仲裁器來(lái)申請總線(xiàn)控制權,然后仲裁器才允許單一主設備訪(fǎng)問(wèn)總線(xiàn)。如果多個(gè)主設備試圖同時(shí)訪(fǎng)問(wèn)總線(xiàn),仲裁器將根據既定的仲裁策略,將總線(xiàn)資源分配給其中一個(gè)主設備。例如,在優(yōu)先級仲裁機制中,優(yōu)先級高的主設備將首先得到總線(xiàn)控制權。
　

　 控制總線(xiàn)的主設備會(huì )占用總線(xiàn),并與相應從設備通信。圖1說(shuō)明了優(yōu)先級仲裁總線(xiàn)體系的結構,該體系在傳統微處理器系統中工作良好。由于主、從設備是位于印制板或底板上的獨立部件,總線(xiàn)需要驅動(dòng)底板上的信號和連接器。而且,鑒于有限的印制板資源和可用I/O引腳數目,所有系統部件還必須共用總線(xiàn)。

　片上總線(xiàn)無(wú)需驅動(dòng)底板上的信號和連接器,使用更簡(jiǎn)單且速度更快;同時(shí),為了滿(mǎn)足帶寬要求,片上總線(xiàn)普遍采用并發(fā)多主設備總線(xiàn)體系。這種總線(xiàn)體系通過(guò)消除傳統總線(xiàn)系統中一次僅有一個(gè)主設備可以訪(fǎng)問(wèn)系統總線(xiàn)的帶寬瓶頸,來(lái)增加系統帶寬。在此體系中,總線(xiàn)主設備競爭的是獨立的從設備,而非總線(xiàn)本身。

　 2　AMBA總線(xiàn)及其應用

　 2.1　AMBA總線(xiàn)

　 AMBA(Advanced Microcontroller Bus Architecture)總線(xiàn)用于高性能嵌入式系統,獨立于處理器和制造工藝技術(shù),增強了各種應用中外設和系統宏單元的可重用性。AMBA是多總線(xiàn)體系,目前的AMBA總線(xiàn)規范2.0版定義了3種可以組合使用的總線(xiàn)體系:APB(Advanced Peripheral Bus),ASB(Advanced System Bus),AHB。AHB是現階段AMBA的主要形式。

　 典型的AMBA總線(xiàn)結構如圖2所示。其中的高性能系統總線(xiàn)(AHB或ASB)主要用以滿(mǎn)足CPU和存儲器之間的帶寬要求。CPU、片內存儲器和DMA等高速設備連接在系統總線(xiàn)上,而系統的大部分低速外設則連接在低帶寬總線(xiàn)APB上。系統總線(xiàn)和外設總線(xiàn)之間用一個(gè)橋接器(AHB/ASB-APB-Bridge)連接。
　

　
AHB適用于高性能、高時(shí)鐘頻率的系統。作為高性能系統的骨干總線(xiàn),AHB主要用于高性能、大吞吐量設備之間的連接,如CPU、片上存儲器、DMA設備和DSP或其它協(xié)處理器等,有支持并發(fā)多主設備、支持多種數據傳輸方式等主要特性。

在不必使用AHB的高速特性時(shí),可選擇ASB作為系統總線(xiàn)。ASB也支持CPU、片上存儲器和片外處理器接口與低功耗外部宏單元之間的連接。ASB的主要特性與AHB類(lèi)似,主要不同點(diǎn)是采用同一條雙向數據總線(xiàn)來(lái)讀、寫(xiě)數
據。

APB非常簡(jiǎn)單,適用于低速、低功耗的外設,只有一個(gè)總線(xiàn)主設備控制器,最大支持32位數據總線(xiàn)寬度,讀、寫(xiě)數據總線(xiàn)分開(kāi)。

2.2　AMBA在Excalibur器件中的應用

嵌入了ARM922T的Excalibur器件使用AHB1和AHB2兩種總線(xiàn)提供有效處理數據給不同片上外設:AHB2上的低速外設和AHB1上的高速外設。其優(yōu)點(diǎn)是可以分開(kāi)高、低速外設,最大發(fā)揮較快外設的性能,從而提高整個(gè)系統的性能。圖3給出了基于A(yíng)RM922T的Excalibur器件總線(xiàn)體系。

　
該總線(xiàn)體系通過(guò)總線(xiàn)橋允許ARM922T訪(fǎng)問(wèn)片上外設和PLD。PLD中的外設通過(guò)PLD到模塊的橋訪(fǎng)問(wèn)AHB2外設。在A(yíng)HB1和AHB2總線(xiàn)上都有片上存儲器單元(SRAM、雙口SRAM和SDRAM)。為避免數據出錯,總線(xiàn)內部仲裁在每個(gè)存儲器單元中完成。

3　Avalon總線(xiàn)及其應用
3.1　Avalon總線(xiàn)

Avalon總線(xiàn)是SOPC設計中連接片上處理器和其它IP模塊的一種簡(jiǎn)單總線(xiàn)協(xié)議,規定了主、從構件之間的端口連接以及通信時(shí)序關(guān)系。使用Avalon總線(xiàn),能優(yōu)化處理器和外設間的數據流,提高系統的吞吐量,并且允許根據應用特性裁剪總線(xiàn)體系,從而獲得最佳的系統性能。Avalon總線(xiàn)有支持并發(fā)多主設備、自動(dòng)生成仲裁機制、可配置等主要特性。

在基于Nios或者Nios II軟核的系統中,Avalon總線(xiàn)通過(guò)可編程邏輯器件內部的互連邏輯來(lái)連接處理器和其他外設。當某外設接收多個(gè)資源的數據時(shí),多路復用器選擇正確數據。主設備無(wú)需訪(fǎng)問(wèn)某個(gè)特定從設備時(shí),它們之間的互連邏輯將被取消,從而節省硬件資源。

主-從設備對之間有專(zhuān)門(mén)接口,因此多個(gè)主設備可以同時(shí)啟動(dòng),并發(fā)傳輸數據給從設備。只有一個(gè)主設備訪(fǎng)問(wèn)某從設備時(shí),該主設備可以立即訪(fǎng)問(wèn)目標從設備。有兩個(gè)主設備的并發(fā)多主設備的總線(xiàn)體系能提供高達兩倍的吞吐量;有3個(gè)主設備時(shí),則能提供高達3倍的吞吐量。

兩個(gè)主設備競爭同一個(gè)從設備時(shí),需要執行從設備仲裁。對于基于Nios或者Nios II的系統,系統生成軟件SOPC Builder完全在A(yíng)valon總線(xiàn)模塊內執行從設備仲裁?？杀欢鄠€(gè)主設備訪(fǎng)問(wèn)的從設備都有一個(gè)仲裁器,在SOPC Builder中也可以設置仲裁優(yōu)先級。

圖4說(shuō)明了Avalon總線(xiàn)是如何實(shí)現從設備仲裁的。其中,系統主設備CPU和DMA控制器共享同一個(gè)從設備(數據存儲器外設),數據存儲器完成仲裁。如果所有主設備同時(shí)開(kāi)始與從設備的數據傳輸,仲裁器會(huì )指定獲得從設備訪(fǎng)問(wèn)權的主設備。CPU使用和DMA控制器之間的互連來(lái)建立DMA傳輸。
　

　
3.2　Avalon在SOPC設計中的應用

在FPGA系列器件上基于Nios或者Nios II進(jìn)行SOPC設計時(shí),Avalon總線(xiàn)規范由系統生成工具SOPC Builder自動(dòng)生成。Avalon總線(xiàn)模塊作為系統模塊的主干,使系統外設間實(shí)現通信,很少作為分離單元使用。系統要與片外存儲器通信時(shí),必須在A(yíng)valon總線(xiàn)和連接外部存儲器的總線(xiàn)之間加入Avalon三態(tài)橋,圖5給出了一個(gè)Avalon總線(xiàn)模塊框圖的實(shí)例。此時(shí),需要選擇總線(xiàn)輸入信號是否需要寄存器寄存。寄存器會(huì )提高片外時(shí)鐘寄存邏輯的最大頻率,同時(shí)也增加延遲。

4　兩種片上總線(xiàn)比較

對兩種總線(xiàn)的主要特性進(jìn)行比較,結果如表1所示。

AMBA和Avalon的不同點(diǎn),決定了其應用范圍的不同。AMBA總線(xiàn)規范擁有眾多第三方支持,已成為廣泛支持的現有互連標準之一,主要用于基于A(yíng)RM處理器核的SoC設計中。Avalon則主要用于在A(yíng)ltera系列FPGA上實(shí)現SOPC,其配置的簡(jiǎn)單性、可由EDA工具快速生成等優(yōu)點(diǎn),再加上受Altera極力推薦,其影響范圍也不可忽視,Nios II處理器的高性能也進(jìn)一步擴充了Avalon總線(xiàn)的應用范圍。AMBA和Avalon這兩種總線(xiàn)都具有支持多主設備控制器、支持多種傳輸方式等特點(diǎn),從而能滿(mǎn)足片上總線(xiàn)的要求。

5　結束語(yǔ)

系統中片上總線(xiàn)的選擇需要考慮總線(xiàn)的性能、應用范圍、可用IP核資源等,總線(xiàn)的具體應用形式也各有其特性。文中將片上總線(xiàn)與傳統總線(xiàn)進(jìn)行比較,介紹了并發(fā)多主設備總線(xiàn)體系;同時(shí)通過(guò)對AMBA和Avalon兩種片上總線(xiàn)的詳細分析、比較,針對它們的不同特性及具體應用形式闡述了各自的應用范圍,從而方便設計師對這兩種片上總線(xiàn)的充分理解,為SOPC及其他SoC設計中的片上總線(xiàn)選擇和應用提供了參考。除了AMBA和Avalon之外,SoC設計中還可以選用IBM的CoreConnect、Silicore的Wishbone等總線(xiàn),它們也各有其特點(diǎn)和適用領(lǐng)域。