FPGA與外部存儲設備的接口實(shí)現

引言
當今社會(huì )是數字化的社會(huì )，隨著(zhù)微電子技術(shù)的發(fā)展，設計與制造集成電路的任務(wù)已不完全由半導體廠(chǎng)商來(lái)獨立承擔，設計師們更希望在教研室里就能驗證所設計的電路功能。FPGA的出現，使得芯片設計和應用跨入了一個(gè)新的領(lǐng)域。

研究背景

隨著(zhù)硬件方面的急速發(fā)展，與之相配套的軟件也不斷更新，更快﹑更智能的原理圖編輯﹑設計實(shí)現和驗證工具都被集成到EDA開(kāi)發(fā)工具中。這些發(fā)展大大縮短了FPGA的開(kāi)發(fā)周期，增強了FPGA設計的靈活性和可移植性，也避免了專(zhuān)用集成電路設計的高風(fēng)險。但由于片內存儲器受器件規模和生產(chǎn)成本的制約，其容量通常不能滿(mǎn)足用戶(hù)實(shí)際需求，這就需要使用半導體存儲器件來(lái)擴展存儲空間。針對這種情況，本文專(zhuān)門(mén)研究了FPGA與兩種典型的存儲器接口實(shí)現問(wèn)題。在設計實(shí)現中采用了Xilinx公司Virtex-E系列的FPGA （XCV300E）﹑ISSI公司的高速靜態(tài)存儲器IS63LV1024和HYNIX公司的HY57V281620HC(L/S)T動(dòng)態(tài)存儲器。

XCV300E性能介紹

FPGA（現場(chǎng)可編程門(mén)陣列）是可編程邏輯器件的一種，它不僅可以提高系統的可靠性，使得系統結構更加緊湊，節省了電路板的面積，而且實(shí)現成本低﹑開(kāi)發(fā)周期短，是進(jìn)行原始設計的理想載體。Virtex-E系列產(chǎn)品對所有Virtex特性都進(jìn)行了加強,采用領(lǐng)先的0.18 m六層金屬互連半導體工藝制造，大大提高了器件性能和密度，同時(shí)還提供了可進(jìn)一步滿(mǎn)足下一代數據通信和DSP應用帶寬要求的高性能系統特性組合。Xilinx公司的VirtexE XCV300E，采用BGA432封裝，片內Block RAM為131，072 比特，Distributed RAM為98,304比特，System Gates為411，955門(mén)，Logic Gates為82,944門(mén)。特性如下：

1.工作在1.8V電壓下的快速﹑高密度FPGA器件 ；
2.采用高度靈活的I/O選擇技術(shù)，支持20種高性能接口標準；
3.采用高性能的鏈路選擇技術(shù)；
4.精密復雜的存儲器選擇機制；
5.高性能的時(shí)鐘管理電路；
6.具有能平衡速度與密度的靈活性體系結構；
7.基于SRAM方式的系統配置。

SRAM性能介紹

為了能更好﹑更有效的設計FPGA與IS63LV1024的接口實(shí)現，必須先了解IS63LV1024的性能特點(diǎn)。充分利用這些特點(diǎn)會(huì )使設計的實(shí)現變得事半功倍。IS63LV1024是128K 8的高速靜態(tài)存儲器，性能特點(diǎn)包括：

1.工作在3.3V電壓下，高速接入時(shí)間一般分為8、10、12和15ns；

2.高性能﹑低功耗器件（使用ICSI高性能COMS技術(shù)制作過(guò)程和使用新的電路設計技術(shù)）；

3.通過(guò)選擇CE和OE的狀態(tài)可以比較簡(jiǎn)單的實(shí)現存儲；

4. CE可以使器件進(jìn)入power-down工作模式，即 沒(méi)有被選擇時(shí)，器件進(jìn)入一種掛起狀態(tài)，使得功率消耗小于250 W；

5.不需要時(shí)鐘和更新，是全靜態(tài)工作過(guò)程；

6.所有的輸入和輸出都是與TTL相兼容的。

除此之外，為了保證所傳輸的數據的正確性還必須要了解IS63LV1024的讀寫(xiě)狀態(tài)的時(shí)序和使能的要求。其讀寫(xiě)時(shí)序狀態(tài)如圖1所示：