FlexRay的通信控制器媒體接入控制設計

2 設計驗證
確保設計正確性的關(guān)鍵是設計驗證，主要通過(guò)邏輯功能仿真。邏輯功能仿真是在不考慮信號延遲的情況下對設計的邏輯功能進(jìn)行驗證。驗證過(guò)程是：首先編寫(xiě)好設計的HDL代碼；然后編寫(xiě)對應的TestBcnch，對設計進(jìn)行關(guān)鍵性的驗證；最后利用仿真軟件ModelSim進(jìn)行模擬，查看波形或者輸出，若發(fā)現錯誤則查找錯誤原因、修改代碼或者測試文件，直到符合設計要求。
設計驗證的首要工作是根據FlexRay協(xié)議設定具體的參數。具體參數的設定如下：gMacroPcrCycle=48，gdStaticSlot=4，pMicroPerCyc le=672，gNumberOfMinislots=15，gdSymbolWindow=3，gdActionPointOffsct=1，gdMinislotActionPointOffset=1。
圖4是時(shí)鐘產(chǎn)生模塊的周期信號圖。從圖中可以看到，時(shí)鐘產(chǎn)生模塊需要等待晶振的最小時(shí)鐘節拍信號，然后進(jìn)行判斷產(chǎn)生周期信號。當周期信號開(kāi)始時(shí)，周期編號從默認的63變?yōu)?，然后一直編號下去直到63。

圖5是對圖4產(chǎn)生的周期信號開(kāi)始周期的四個(gè)段的劃分。從圖中可以看到，0周期分為靜態(tài)段、動(dòng)態(tài)段、符號窗口、網(wǎng)絡(luò )空閑段。
圖6是靜態(tài)段的媒體接入方式。從圖中可以看到，槽計數器(vslotcounter)從1開(kāi)始編號直到用戶(hù)配置的值。在第一個(gè)靜態(tài)槽實(shí)現了媒體接入。

圖7是動(dòng)態(tài)段的媒體接入方式。從圖中可以看到，周期8的動(dòng)態(tài)段有動(dòng)態(tài)槽計數器zMinislot，從0開(kāi)始編號直到用戶(hù)配置的值。在第5個(gè)動(dòng)態(tài)槽實(shí)現了媒體接入。

結語(yǔ)
本文介紹了基于FlexRay協(xié)議的媒體接入控制的設計過(guò)程，并進(jìn)行了設計驗證。從仿真結果分析，它符合協(xié)議的要求，能夠生成通信控制器的時(shí)鐘周期，將時(shí)鐘周期進(jìn)一步劃分為4個(gè)段，并且給出靜態(tài)段和動(dòng)態(tài)段的具體媒體接入方式。