一種新型的鎖相技術(shù)—柔性鎖相環(huán)路及其控制方案研究

1 概述

動(dòng)態(tài)電壓恢復器（dynamic voltage restorers簡(jiǎn)稱(chēng)DVR）是一種保證電網(wǎng)供電質(zhì)量的新型電力電子設備，主要用于補償供電電網(wǎng)產(chǎn)生的電壓跌落，閃變和諧波等。它的基本結構和在電網(wǎng)中的接入方式如圖1所示。DVR本身相當于一個(gè)受控電壓源[1]，它可在電源和敏感負載之間插入一個(gè)任意幅值和相位的電壓。當電源電壓畸變時(shí)，通過(guò)改變DVR的電壓，達到穩定敏感負載電壓的目的。

圖1 動(dòng)態(tài)電壓恢復器的結構和連接圖

DVR的主要補償對象是電網(wǎng)電壓的跌落，閃變和諧波，因此，要求其控制系統應具有足夠的響應速度，同時(shí)，對畸變的輸入電壓應具有很強的抑制作用。本文提出的基于瞬時(shí)無(wú)功理論[3]的柔性鎖相環(huán)路（SPLL）[4]和以此為基礎的控制方案能夠很好地達到這一要求。

2 柔性鎖相環(huán)路

為實(shí)現以DVR補償電源側畸變電壓的目的，則獲得電源側電壓的相位是首要的任務(wù)。獲得相位信息的方法有過(guò)零比較，最小二乘法，小波分析等多種方法。過(guò)零比較結構簡(jiǎn)單，實(shí)現較為容易，但動(dòng)態(tài)響應速度慢，對畸變電壓的抑制較差；最小二乘法動(dòng)態(tài)響應速度快，能準確地鎖定正序電壓的相位，但輸入電壓存在諧波時(shí)性能較差；小波分析性能較好，但結構復雜，實(shí)現起來(lái)較為困難。

本文介紹的SPLL結構比較簡(jiǎn)單，動(dòng)態(tài)響應速度快，對畸變輸入電壓有很強的抑制作用。

SPLL的基本結構如圖2所示。把三相輸入電壓采樣后做32變換，即把電壓轉換到αβ坐標系中。再經(jīng)pq變換得到u_q，變換所使用的角度是鎖相的輸出θ^＊，u_q的值代表輸入電壓a相相位和鎖相輸出相位θ^＊的差，然后利用一個(gè)PI環(huán)節將該差調整到零，從而達到相位捕獲的目的。下面對原理做詳細闡述。

圖2 SPLL的控制流程圖

如果輸入三相電源電壓中僅含三相基波正序，則設輸入三相電壓為

u_a=U_sin(ω₁t＋φ)

u_b=U_sin(ω₁t－＋φ)（1）

u_c=U_sin(ω₁t－＋φ)

式中：ω₁為角頻率；

φ為相位。

經(jīng)過(guò)C₃₂變換由三相變至兩相，有

==（2）

如果，此時(shí)鎖相環(huán)輸出的角頻率為ω，相位為0，則利用鎖相環(huán)輸出的角度進(jìn)行pq變換，有

==（3）

頻率沒(méi)有鎖定時(shí)，u_q是一個(gè)交流分量，在頻率鎖定，相位沒(méi)有鎖定時(shí)，它是一個(gè)直流分量，其大小代表鎖相輸入與輸出之間的相位差信息。在頻率，相位完全捕獲的情況下，有ω₁=ω，φ=0，此時(shí)u_q=0，它是恒定的直流分量，而且它并不隨電源電壓幅值的變化而變化?？梢钥闯?，只有頻率和相位完全捕獲的情況下才有u_q=0，所以通過(guò)把u_q調節為0，就可以達到鎖相的目的，該結構利用PI環(huán)節達到這一目的。同時(shí)，因在數字系統中正弦和余弦的值靠查表得到，所以θ^＊的值不能太大，故每隔一個(gè)工頻周期復位一次。