基于FPGA的洗衣機控制系統的設計與實(shí)現

　　3 主控系統關(guān)鍵程序設計

　　將程序設計分為硬件程序設計和軟件程序設計兩部分，硬件程序設計要對硬件電路進(jìn)行時(shí)序仿真以確定達到涮試的效果。FPGA開(kāi)發(fā)環(huán)境是由Ouartus II進(jìn)行硬核平臺的搭建與設計和Nios II進(jìn)行軟核編程組成，這里用的是Quartus II9．0和Nios II 9．0軟件。

　　3．1 模式控制電路設計

　　在模式控制電路中，用key1、key2、key3 3個(gè)按鈕選擇模式，分別代表強洗、標準、輕柔。在洗滌之前選擇洗滌的模式，在洗滌的過(guò)程中由FPGA輸出控制信號，控制洗滌電機的工作。根據洗滌控制電路性能要求，搭建硬件原理圖，編譯后對key1、key2、key3進(jìn)行時(shí)序仿真，分析時(shí)序關(guān)系，估計設計的性能及檢查和消除競爭冒險。仿真結果如圖2所示。其中Output輸出的是控制電機轉速的PWM波形。

　
　圖2 key1、key2、key3時(shí)序仿真

　　由上圖可以看出，當依次按下key1、key2、key3時(shí)，output輸出波形的頻率是越來(lái)越小，使得電機轉速也是越來(lái)越小，電機的輸出力矩也會(huì )隨之變小。

　　3．2 電機控制模塊設計

　　在電機控制模塊里，通過(guò)FPGA輸出驅動(dòng)信號，控制洗滌電機的正反向轉動(dòng)，以達到洗滌的目的。根據原理和性能要求，搭建硬件原理圖，編譯后對洗滌電機控制信號進(jìn)行時(shí)序仿真，來(lái)研究其性能是否符合設計的要求。仿真結果如圖3所示。

　　
圖3 電機控制信號時(shí)序仿真

　　圖中的clr為片選信號，輸出output為電機驅動(dòng)信號，fd為電機方向信號，output16是送往SOPC的信號，clr是由SOPC送出的控制信號。由仿真圖看出，當片選信號clr為高電平時(shí)，開(kāi)始10個(gè)PWM波形的fd信號為高，接下來(lái)的后10個(gè)PWM波形電機方向信號fd則變?yōu)榈碗娖?。這個(gè)過(guò)程說(shuō)明洗衣機完成了一次順時(shí)針洗衣和逆時(shí)針洗衣的過(guò)程，順時(shí)針洗衣服的時(shí)間是由lpm_cunstant控制的，在這里用10個(gè)波形代替。

3．3 整體流程圖設計

　　硬件設計調試完成后，還要進(jìn)行軟件系統設計。在C語(yǔ)言文件中編寫(xiě)C程序進(jìn)行SOPC的編程（簡(jiǎn)稱(chēng)軟核編程）。最后利用NiosII軟件把Quar tus II產(chǎn)生的硬核文件．SOF文件和Nios II軟件產(chǎn)生的．JDI文件下載到存儲器。整體工作流程圖如圖4所示。

　　
圖4 整體工作流程圖

　　洗衣機在通電后先要手動(dòng)的關(guān)閉排水閥，再進(jìn)行人工注水，然后設置洗滌的模式和洗滌的時(shí)間。當各項設置完成后按下啟動(dòng)按鈕，這是洗衣機開(kāi)始正常的工作，同時(shí)定時(shí)器開(kāi)始工作。在工作過(guò)程中由循環(huán)程序和FPGA協(xié)同控制洗滌電機的轉動(dòng)，當洗滌完成后蜂鳴器報警，洗滌工作結束。

　　4 結束語(yǔ)

　　本文洗衣機控制系統的組成成本低廉、原理簡(jiǎn)單、使用方便、結構緊湊，而且FPGA具有很強的可編程性，在日后的實(shí)際使用中可繼續開(kāi)發(fā)拓展更多的功能。在設計和最后的開(kāi)發(fā)板仿真中，結果表明該系統實(shí)現了控制邏輯功能，具有洗滌、定時(shí)、數碼顯示等功能，可很好的替代傳統的機械式控制系統，在洗衣機的控制方面具有很高的實(shí)用價(jià)值。