PCI總線(xiàn)目標控制器的設計

0引言

　　PCI（PeripheralComponentInterconnect）總線(xiàn)是微型計算機中處理器/存儲器與外圍控制部件、擴展卡之間的互聯(lián)接口。PCI總線(xiàn)規范是互聯(lián)機構的協(xié)議，以及電氣和機械配置的規范，是當今高性能微型計算機事實(shí)上的總線(xiàn)標準。[1]

　　PCI總線(xiàn)控制器為PCI總線(xiàn)和用戶(hù)設備提供操作接口，協(xié)調PCI總線(xiàn)信號和用戶(hù)設備接口信號，使用戶(hù)設備能夠按照PCI總線(xiàn)的規范進(jìn)行數據的傳輸。本文設計了一個(gè)適用于CMOS圖象處理的PCI目標控制器，具有較強的通用性。

1控制器的頂層設計

　　PCI總線(xiàn)目標設備在總線(xiàn)傳輸中處于被動(dòng)地位，它不會(huì )申請對總線(xiàn)的使用權。當PCI總線(xiàn)上的某一主設備發(fā)起對本地資源的訪(fǎng)問(wèn)時(shí)，整個(gè)控制邏輯的建立和數據傳輸的過(guò)程都是通過(guò)目標控制器實(shí)現的。

圖1目標控制器頂層結構

　　PCI系統中，目標設備在地址周期內響應總線(xiàn)主設備的傳輸要求，并配合主設備完成整個(gè)數據傳輸。圖1為目標控制器的詳細結構圖。

　　本設計將目標控制器按照功能分為幾個(gè)功能模塊實(shí)現，即命令解碼器、狀態(tài)機、FIFO類(lèi)型目標接口和寄存器型目標接口。命令解碼模塊和狀態(tài)機構成目標控制器的控制部分，PCI主設備發(fā)起某類(lèi)型的操作，目標控制器在地址周期內解析相應的地址和命令信息。在解析地址確定為本次操作的目標設備后，目標控制器會(huì )啟動(dòng)目標設備狀態(tài)機根據當前解碼的信息進(jìn)行一系列的控制操作。FIFO類(lèi)型通道用于大批量的數據傳輸，可將本地存儲器塊掛接在該類(lèi)型的數據通道上;寄存器類(lèi)型接口用于數據量小的數據傳輸，該接口的后面可以?huà)旖优渲眉拇嫫骱鸵恍┍镜毓δ茉O備的控制/狀態(tài)寄存器塊。這樣，PCI總線(xiàn)上的主設備既可以訪(fǎng)問(wèn)到本地的存儲器設備也可以訪(fǎng)問(wèn)本地的寄存器。下面從目標控制器的數據路徑和控制路徑分別進(jìn)行論述。

2控制模塊實(shí)現

　　目標控制器的控制由兩部分完成，命令解碼器和目標狀態(tài)機。命令解碼器解碼來(lái)自PCI總線(xiàn)上的地址命令信息作為目標狀態(tài)機的輸入，狀態(tài)機鑒于此輸入執行相應的操作。

　?。?）命令解碼器：PCI總線(xiàn)主設備在地址周期內通過(guò)命令數據線(xiàn)（C/BE#）設置不同的編碼可以發(fā)起以下的操作，I/O讀寫(xiě)、存儲器讀寫(xiě)、配置讀寫(xiě)、存儲器行讀/多行讀和存儲器寫(xiě)及使無(wú)效。

　?。?）目標狀態(tài)機[3]：對于PCI總線(xiàn)上傳來(lái)的信號，狀態(tài)機根據命令解碼器的解碼信息來(lái)控制總線(xiàn)控制器進(jìn)行相應的操作。如果地址信息不正確或者本地的設備正忙于存取數據，狀態(tài)機會(huì )向PCI總線(xiàn)上發(fā)起本次操作的主設備回應目標丟棄或目標重試。目標狀態(tài)機的具體設計，如圖2所示。

圖2目標設備接口狀態(tài)機

上一頁(yè) 1 2 下一頁(yè)