一種適用于高速接口電路的新型均衡電路

　?。矗薄ΨQ(chēng)負載對稱(chēng)負載的概念最早由Ｍａｎｅａｔｉｓ提出，結構如圖３（ｂ）所示，其中Ｍ２為二極管連接的ＰＭＯＳ，Ｍ１柵極電壓有Ｃｔｒｌ端控制，Ｍ１，Ｍ２尺寸大小相同．當Ｃｔｒｌ端電壓一定時(shí)，設置該負載網(wǎng)絡(luò )的輸出端電壓Ｖ２為一定值，在該電壓下，Ｍ１正好進(jìn)入飽和區，而此時(shí)Ｍ２還未開(kāi)啟，此時(shí)為該負載阻值最大狀態(tài)．當Ｖ２增大時(shí)Ｍ１進(jìn)入線(xiàn)性區，阻抗減小，當Ｖ２減小時(shí)，Ｍ２逐漸開(kāi)啟，整個(gè)負載阻抗減?。撠撦d結構相對于固定點(diǎn)成軸對稱(chēng)，在實(shí)際應用時(shí)，設置該電壓為差分信號共模電平，這對全差分電路的抗噪性能會(huì )有顯著(zhù)的提高。

　?。矗病∮性措姼?P>　　有源電感的結構及小信號等效模型如圖３（ｃ）（ｄ）所示，其中Ｎ１始終工作在深線(xiàn)性區，可視為一固定電阻Ｒｒ?。校惫ぷ髟陲柡蛥^，由小信號等效模型推導得出，該負載結構傳輸特性為：

　　從公式可以看出，該結構傳輸函數中含有一個(gè)零點(diǎn)，通過(guò)調節Ｒｒ即Ｎ１的寬長(cháng)比，可調節在高頻頻域獲得增益峰值，調節該峰值大小從而達到優(yōu)化均衡器均衡效果的目的．觀(guān)察圖３（ａ）左半邊電路，Ｍ９，Ｍ１１為作為對稱(chēng)負載的兩管，寬長(cháng)比設計為相等，在版圖設計中也設置為完全相同．Ｍ７作為有源電感中處于深線(xiàn)性區的負載管．由于Ｍ７控制Ｍ９管的柵極，因此在實(shí)際應用中流過(guò)Ｍ７的電流很小，使Ｍ７始終工作在深線(xiàn)性區．根據有源電感的傳輸函數，調節Ｒｒ的阻值和跨導Ｇｍ的大小可調節引入的零極點(diǎn)相對位置，在電路設計過(guò)程中，折中考慮速度，帶寬和均衡效果等因素，設置Ｍ７的寬長(cháng)比約為Ｍ９和Ｍ１１的１／１０．采用這種有源電感的結構避免了使用片上電感，對芯片成本的降低起到關(guān)鍵性作用．對于公式（１），改進(jìn)型源極負反饋均衡器的傳輸函數為：

　　即將式（１）中負載引入的極點(diǎn)修改為有源電感負載網(wǎng)絡(luò )，其中Ｒｒ代表有源電感等效電阻，Ｃｇｓ為式（２）中Ｍ２柵極電容，ｇ＊ｍ為Ｍ２跨導．引入系統傳輸函數的零點(diǎn)為－１／ＲｒＣｇｓ　，調節該零點(diǎn)位置，補償和優(yōu)化電路均衡效果。

　?。怠》抡骝炞C及版圖電路使用兩級均衡器提高均衡效果，后級采用交叉耦合差分接收器提高整個(gè)系統增益．如圖４所示，兩級級聯(lián)后均衡器高頻補償增益達到１７．２ｄＢ。

　　全芯片電路結構如圖５所示．電路使用兩級均衡器提高均衡效果，輸入信號為高速差分信號，經(jīng)傳輸線(xiàn)模型衰減后進(jìn)入均衡器，后級輸入限幅比較器將差分信號轉換為單端信號．仿真采用Ｈｓｐｉｃｅ，信號速率５Ｇｂｉｔ／ｓ，共模電平１．２５Ｖ，差分信號擺幅６００ｍＶ，上升下降延時(shí)各５０ｐｓ。

　　信號經(jīng)傳輸線(xiàn)模型衰減后進(jìn)入接收器，仿真結果如圖６所示．圖６（ａ）為經(jīng)傳輸線(xiàn)衰減后信號，（ｂ）為經(jīng)過(guò)兩級均衡器后輸出信號，（ｃ）為均衡器輸出經(jīng)限幅放大器后輸出信號．從波形可以看出該電路在信號頻率達到５Ｇｂｉｔ／ｓ時(shí)仍能很好還原數據波形，并觀(guān)察到明顯的均衡效果．其他仿真數據見(jiàn)表１。