哪個(gè)更好： SAR還是Δ-Σ型ADC?

　　用于工業(yè)、儀器儀表和醫療設備中的高性能數據采集信號鏈要求具備高動(dòng)態(tài)范圍和精確的信號測量能力，同時(shí)還要應對苛刻的空間限制，以及散熱和功耗等設計挑戰。 獲得較高動(dòng)態(tài)范圍的一種方法，是對轉換器過(guò)采樣，以便精確監控并測量來(lái)自傳感器微弱和強烈的輸入信號。

　　過(guò)采樣是一種高性?xún)r(jià)比的過(guò)程，以大幅高于奈奎斯特頻率的速率對輸入信號進(jìn)行采樣，提升信噪比(SNR)和有效位數(ENOB)。 原則上講，對ADC進(jìn)行4倍過(guò)采樣可額外提供1位分辨率，或增加6 dB的動(dòng)態(tài)范圍(DR)。 由過(guò)采樣而獲得的DR改善為：

　　ΔDR = log2 (OSR) × 3dB

　　在很多情況下，過(guò)采樣是集成數字濾波功能的Δ-Σ型ADC所固有的特性，其調制器時(shí)鐘速率通常比信號帶寬高32至256倍。 但要求在輸入通道之間具有更高的開(kāi)關(guān)速度時(shí)，便難以實(shí)現過(guò)采樣。

　　SAR(逐次逼近型寄存器)ADC還常用于通道多路復用架構中——這些架構要求在接近滿(mǎn)量程(最差情況)幅度時(shí)對步進(jìn)輸入作出快速響應，而不會(huì )產(chǎn)生任何建立時(shí)間方面的問(wèn)題。 然而，這會(huì )極大提高驅動(dòng)放大器的要求。 為了能在SAR輸入端建立來(lái)自開(kāi)關(guān)電容DAC陣列的反沖，放大器必須具備極為優(yōu)秀的帶寬、壓擺率性能，以及良好的輸出驅動(dòng)能力。 若非如此，那么輸出響應便會(huì )表現出非線(xiàn)性。

　　高吞吐速率的SAR ADC確實(shí)允許進(jìn)行過(guò)采樣。 這種情況下，低噪底(通過(guò)低RMS噪聲和高吞吐速率組合實(shí)現)和高線(xiàn)性度尤為重要。 某些高性能SAR ADC提供更高的帶寬、高精度和較短時(shí)間窗口內的離散采樣能力，可用于快速控制和測量應用。 以較小的封裝尺寸提供高吞吐速率以及低功耗有助于設計人員應對空間、散熱、功耗和其他重要設計挑戰——高通道密度系統中經(jīng)常會(huì )遇到這些挑戰。

　　雖然兩種ADC拓撲都能精確測量低至直流的信號，但SAR架構通常還允許利用吞吐速率來(lái)調整ADC內核功耗。 這項功能至少可降低50%功耗，有助于滿(mǎn)足散熱要求。 與之相反，Δ-Σ型ADC的功耗一般是固定的。 比如ADI公司的5MSPS、18位SAR ADC AD7960，便是一款具有功耗調節能力的高吞吐速率產(chǎn)品。

　　采用SAR ADC進(jìn)行過(guò)采樣可以改善抗混疊性能，降低噪聲。 放置在A(yíng)DC之前的低通濾波器可最大程度降低混疊;同時(shí)它還能通過(guò)限制帶寬而降低噪聲。 Δ-Σ型ADC具有高采樣比以及數字濾波器曲線(xiàn)，因此可最大程度降低其模擬輸入端的抗混疊要求。 對ADC調制器進(jìn)行過(guò)采樣可降低總噪聲。

　　SAR架構無(wú)延遲或流水線(xiàn)延遲，可實(shí)現快速控制環(huán)路設計。 諸如AD7960等SAR ADC相對滿(mǎn)量程輸入本底具有最低的噪底，從而SNR更高，線(xiàn)性度性能出色。 即便如此，它也無(wú)法像Δ-Σ型ADC那樣提供接近直流(50/60Hz)的1/f噪聲抑制能力。 提升ADC的動(dòng)態(tài)范圍還有很多別的方法，比如并聯(lián)連接ADC，并使它們交錯。 然而，有些設計師可能會(huì )覺(jué)得這種方法太麻煩，或者覺(jué)得不能在他們的系統中實(shí)現——這主要是因為功耗、尺寸以及成本的限制。