基于A(yíng)RM的石英晶體測試系統中DDS信號源設計

摘要 針對π網(wǎng)絡(luò )石英晶體參數測試系統，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵信號。該測試系統相對于傳統的PC機測試系統具有設備簡(jiǎn)單、操作方便，較之普通單片機測試系統又具有資源豐富、運算速度更快等優(yōu)點(diǎn)。AD9852型DDS在ARM控制下能產(chǎn)生0～100 MHz掃頻信號，經(jīng)試驗數據分析得到信號精度達到0.5×10-6，基本滿(mǎn)足設計要求。該系統將以其小巧、快速、操作方便、等優(yōu)點(diǎn)被廣泛采用。

關(guān)鍵詞 石英晶體;DDS;AD9852;STM32F103ZET6

產(chǎn)生正弦激勵信號一般可以通過(guò)振蕩電路或直接數字頻率合成器(Direct Digital Frequency Synthesis，DDS)，DDS較振蕩電路具有相位噪聲小、雜散抑制好、可產(chǎn)生連續波信號、掃頻信號和頻率捷變信號等優(yōu)點(diǎn)。石英晶體電參數測試中激勵信號的指標如幅度、頻率的穩定性對后續的測量精度至關(guān)重要。所以系統采用AD9852型DDS作為信號源。石英晶體電參數測試系統中，DDS可以同時(shí)產(chǎn)生多路正弦信號，并可對信號的頻率、幅度、相位精確控制，用以測量石英晶體電參數，隨著(zhù)對石英晶體頻率精度的要求越來(lái)越高，DDS的信號源設計及控制具有重要現實(shí)意義。

1 π網(wǎng)絡(luò )法測試原理

在串聯(lián)諧振狀態(tài)下，石英晶體等效電路模型如圖1所示，C0為靜態(tài)電容;L1為動(dòng)態(tài)電感;Rr是串聯(lián)諧振電阻;C1為動(dòng)態(tài)電容。

其等效阻抗為

式中，ω為信號源所輸出信號的角頻率，ω=2πf;Zs為π網(wǎng)絡(luò )的等效阻抗。根據式(1)可以畫(huà)出石英晶體阻抗一頻率特性曲線(xiàn)如圖2所示，f0為石英晶體的串聯(lián)諧振頻率，f1為并聯(lián)諧振頻率，本系統需要測量石英晶體的串聯(lián)諧振頻率。

由圖2可以看出，當信號源頻率為f1時(shí)，石英晶體的阻抗最小;當信號源頻率為時(shí)石英晶體的阻抗最大。利用這個(gè)特性可以得到石英晶體的串聯(lián)諧振頻率、并聯(lián)諧振頻率等參數。石英晶體電參數測試方法有3種：阻抗計法、π網(wǎng)絡(luò )最大傳輸法、π網(wǎng)絡(luò )零相位法。π網(wǎng)絡(luò )最大傳輸法是將石英晶體插入一個(gè)π網(wǎng)絡(luò )中，不斷改變π網(wǎng)絡(luò )一端激勵信號的頻率，在另一端測量輸出信號電壓值，當電壓達到最大值時(shí)的頻率即為串聯(lián)諧振頻率。其特點(diǎn)是測試設備較復雜，不易捕獲峰值電壓時(shí)的頻率，精度較高;π網(wǎng)絡(luò )零相位法原理;π網(wǎng)絡(luò )零相位法是將石英晶體插入一個(gè)π網(wǎng)絡(luò )中，在一端不斷輸出掃頻信號，用矢量電壓表檢測π網(wǎng)兩端的相位差，當相位差為零時(shí)的頻率即為串聯(lián)諧振頻率。π網(wǎng)絡(luò )最大傳輸法與π網(wǎng)絡(luò )零相位法的主要差別是沒(méi)有鑒相電路，將這兩種方法統稱(chēng)為π網(wǎng)絡(luò )法。