一種基于FPGA的多路數字信號復接系統設計

(1)幀同步碼檢測。幀同步碼檢測電路由10位移位寄存器組成，將幀同步碼設定為10位最佳碼“1011010011”，當電路檢測到輸入碼流中有幀同步碼組時(shí)，檢測電路將輸出“0”;否則將輸出‘1’。輸出結果將作為定時(shí)發(fā)生器的控制信號之一。仿真波形如圖8所示，方框內表示搜索得到的幀頭。幀頭為“1011010011”。

(2)定時(shí)發(fā)生器。定時(shí)發(fā)生器可對時(shí)鐘clk進(jìn)行n分頻，分頻后的周期等于幀周期。定時(shí)發(fā)生器主要用以產(chǎn)生幀定位標志信號，仿真波形如圖9所示。從框中可看出幀定位標志信號。

(3)分路電路。兩路數據，可采用一路利用上升沿觸發(fā)，另一路用下降沿觸發(fā)。進(jìn)而將數據存到D鎖存器后，再進(jìn)行輸出。這便可將一路數據變成兩路。

該分路模塊的輸入是二級緩存的輸出，如圖10所示。

3.4 復分接系統總體設計

將所設計的復接器與分接器相連接，從仿真圖11中可看出，輸出的兩支路信號outa和outb的信號和復接前輸入的兩支路信號a和b的速率，與所包含的信息完全對應。分別改變輸入信號a和b，最后分接出的信號同復接前的輸入信號一致，證明了設計的復分接系統的正確性和可靠性。

4 結束語(yǔ)

文中介紹了復分接系統的原理，并給出2路復分接系統建模方案。利用FIFO定義2個(gè)128 bit幀格式，10 bit幀同步碼，采用乒乓操作對合路數據每118位依次存儲到FIFO中，再將合路數每118位插入一個(gè)幀同步碼，形成128位的幀，即可實(shí)現兩路復接。同時(shí)對來(lái)自復接器的串行碼流進(jìn)行自動(dòng)幀識別定位分接，實(shí)現主碼流中兩個(gè)支路串行數據的同步復接。本系統中各模塊的仿真均在QuartusII 8.0中得到了驗證。