電路板級的電磁兼容設計

c)RC端接

圖14演示了RC端接方法。這個(gè)方法類(lèi)似于并聯(lián)端接，但是增加了一個(gè)C1。和在并聯(lián)端接方法中一樣，R用于提供匹配Z0的阻抗。C1為R提供驅動(dòng)電流并過(guò)濾掉從線(xiàn)跡到地的射頻能量。因此，相比并聯(lián)端接方法，RC端接方法需要的源驅動(dòng)電流更少。R和C1的值由Z0，Tpd(環(huán)路傳輸延遲)和Cd確定。時(shí)間常數，RC = 3 x Tpd，這里R // ZL = Z0, C = C1 // Cd。

d)Thevenin端接

圖15演示了Thevenin端接方法。此電路由上拉電阻R1和下拉電阻R2組成,這樣就使邏輯高和邏輯低與目標負載相符。
R1和R2的值由R1 // R2 = Z0決定。R1 + R2 + ZL的值要保證最大電流不能超過(guò)源驅動(dòng)電路容量。舉例來(lái)說(shuō), R1=220歐,R2=330 歐

這里VCC是驅動(dòng)電壓

e)二極管端接 (Diode termination)

圖16演示了二極管端接方法。除了電阻被二極管替換以降低損耗之外，它與Thevenin端接方法類(lèi)似。D1和D2用來(lái)限制來(lái)自負載的過(guò)多信號反射量。與Thevenin端接方法不一樣，二極管不會(huì )影響線(xiàn)性阻抗。對這種端接方法而言，選擇Schottky和快速開(kāi)關(guān)二極管是比較好的。這種端接方法的優(yōu)點(diǎn)在于不用已知Z0的值，而且還可以和其他類(lèi)型的端接方法結合使用。通常在MCU的內部應用這種端接方法來(lái)保護I/O端口。

? 微控制器電路

時(shí)下，許多IC制造業(yè)者不斷地減小微控制器的尺寸以達到在單位硅片上增加更多部件的目的。通常減小尺寸會(huì )使晶體管更快。這樣一來(lái)，雖然MCU時(shí)鐘速率無(wú)法增加，但是上升和下降速度會(huì )增加，從而諧波分量使得頻率值上升。許多情況下，減小微控制器尺寸無(wú)法通知給用戶(hù)，這樣最初時(shí)電路中的MCU是正常的，但以后在產(chǎn)品生命周期中的某個(gè)時(shí)間就可能出現EMC問(wèn)題。對此最好的解決方法就是在開(kāi)始設計電路時(shí)就設計一個(gè)較穩健的電路。許多實(shí)時(shí)應用方面都需要高速MCU，設計者一定要認真對待其電路設計和PCB布線(xiàn)以減少潛在的EMC問(wèn)題。MCU需要的電源功率隨著(zhù)其處理功率的增加而增加。讓供給電路（比如校準電路）靠近微控制器是不難辦到的，再用一個(gè)獨立的電容就可以減少直流電源對其它電路的影響。

MCU通常有一個(gè)片上振蕩器，它用自己的晶體或諧振器連接，從而避免使用其他時(shí)鐘驅動(dòng)電路的時(shí)鐘。這個(gè)獨立的時(shí)鐘能更好地防止系統其他部份所產(chǎn)生的噪聲輻射。在時(shí)鐘頻率方面，MCU通常是對功率要求最高的設備，這樣讓時(shí)鐘靠近MCU就能保證對時(shí)鐘頻率僅有最小的驅動(dòng)需求。

1．I/O口引腳

對于大多數MCU，引腳常都是高阻輸入或混合輸入/輸出。高阻輸入引腳易受噪聲影響，并且在非正常終端時(shí)會(huì )引至寄存器鎖存錯誤的電平。一個(gè)非內部終端的輸入引腳需要有高阻抗（例如4.7K?或10K?）連接每個(gè)引腳到地或者到供電電平，以便確保一個(gè)可知的邏輯狀態(tài)。未連接的輸入引腳通常浮動(dòng)在供電電平的中間值周?chē)?，或者由于有內部泄露通路而浮?dòng)在不確定的電壓值。

對于IRQ或復位引腳（輸入引腳）來(lái)說(shuō)，其終端比普通I/O口引腳更為重要。如果噪聲導致這兩個(gè)引腳誤觸發(fā)，它將對整個(gè)電路的行為產(chǎn)生巨大的影響。當輸入引腳未連接，同時(shí)輸入鎖存器半開(kāi)半閉時(shí)，會(huì )導致IC內部電流泄漏，此時(shí)通?？梢钥吹礁唠娏飨?，尤其是在CMOS器件中。因此在輸入引腳終端連接高阻抗可以減少供電電流，就象電磁兼容的其他好處一樣。

2．IRQ口引腳

由于中斷對MCU操作有影響，因此它是元件中最敏感的引腳之一。從遠端設備到PCB板上的MCU，甚至在插件適配器或子系統卡上，IRQ都可以被查詢(xún)。因此，確保與中斷請求引腳的任何連線(xiàn)都有瞬時(shí)靜電釋放保護是非常重要的。對于靜電釋放來(lái)說(shuō)，在IRQ連線(xiàn)上有雙向二極管、transorbs或金屬氧化變阻器終端通常就足夠了，而且他們還能在不產(chǎn)生大的線(xiàn)路負荷的情況下幫助減少過(guò)沖和阻尼震蕩。即便是對價(jià)格很敏感的應用，IRQ線(xiàn)上的電阻終端也同樣不可缺少。

3．復位引腳

不恰當的復位將導致許多問(wèn)題，因為不同的應用利用了MCU啟動(dòng)和斷電的不同條件。復位最基本的功能保證了一旦上電，MCU便開(kāi)始用可控制的方式執行代碼。上電時(shí)，電源上升到MCU的工作電壓，在晶振穩定之前需要等一段時(shí)間。因此在復位引腳上要有時(shí)間延時(shí)。最簡(jiǎn)單的延時(shí)就是電阻-電容（RC）網(wǎng)絡(luò )，在電流經(jīng)過(guò)電阻時(shí)電容開(kāi)始充電，一直到電平達到了能被MCU在邏輯1狀態(tài)時(shí)的復位電路檢測到的值為止。理想情況下沒(méi)有嚴格規定電阻和電容的大小，但也有其他方面的考慮。復位引腳的內部泄漏電流通常規定不能超出1μA（針對 Motorola HC08 MCU），這意味著(zhù)電阻最大為100k?，電容不能是電解電容，以保持停止電流的最小值。推薦使用陶瓷電容，因為它折衷了低價(jià)格，低泄漏，高頻反應性能好的優(yōu)點(diǎn)。復位引腳電容非常?。∕otorola HC08 MCU 低于5pF）。對于最小阻抗值也有限制，因為最大上拉電流大約為5mA，1V (VOL)。加上外部電容的低阻抗電壓源，則確定了上拉電阻的最小值為2K?。用二極管來(lái)鉗住復位引腳的電壓也是一種推薦做法，能防止供電電壓過(guò)度，并且能夠在斷電時(shí)令電容迅速放電。

4．振蕩器

許多MCU合成了倒相放大器，用來(lái)與外部晶體或陶瓷共振器一起構成皮爾斯振蕩器結構。下面則討論用來(lái)與特殊外部元件一起得到振蕩的放大器最小增益（跨導）。圖17給出了MCU上使用的典型標準皮爾斯振蕩器結構，晶體在1MHz到20MHz的頻率范圍。下面用簡(jiǎn)單的形式給出了MCU的內部電路，與非門(mén)后面是變極器。與非門(mén)有兩個(gè)輸入：一個(gè)連到MCU的OSC1腳，另一個(gè)連接到內部STOP上。

對于振蕩電路來(lái)說(shuō)，必須有正反饋，且閉環(huán)增益必須比1大。電阻R0導致了負反饋，增大了放大器的開(kāi)環(huán)增益需求。R0通常盡量的大，以將反饋減到最小，同時(shí)克服上電時(shí)的電流泄漏。當使用1MHz和20MHz的晶體時(shí)，R0應該在1M?至10M?的范圍里。對于陶瓷共振器，R0一般用1 M?。共振器Q和電容C1、C2構成了共鳴回路。C1、C2代表了外部電容和任何并行的寄生電容。晶體和陶瓷共振器有小信號等效電路，如圖18所示：

R是串聯(lián)電阻，L和C是起動(dòng)或串聯(lián)電感、電容。C0是分流電容，它代表了晶體盒中共振器和寄生電容的低頻并聯(lián)電容量的總和。任何在OSC1和OSC2引腳之間的附加寄生電容都包括在這個(gè)值里。晶體制造商的數據手冊里詳細說(shuō)明了特殊晶體中R, L, C和C0的值。為了測量這些值，制造商必須給晶體送信號，也就是從晶體里功率消耗的特殊電平中獲得。然而，在晶體啟動(dòng)時(shí)，通過(guò)晶體的唯一信號應歸于熱噪聲，因此晶體里的功率消耗是非常低的。眾所周知
，當晶體內功率消耗減少到低水平時(shí)R的有效值可以增長(cháng)。因此R的最大值由晶體制造者來(lái)估計。既然R0, C1和C2的值不僅依賴(lài)于MCU的變極器特性，還依賴(lài)于外部晶體或陶瓷共振器的特性，則從各制造商的數據手冊里可以得到精確的元件結構。

第三部分 — 印制電路板的布線(xiàn)技術(shù)

除了元器件的選擇和電路設計之外，良好的印制電路板（PCB）布線(xiàn)在電磁兼容性中也是一個(gè)非常重要的因素。既然PCB是系統的固有成分，在PCB布線(xiàn)中增強電磁兼容性不會(huì )給產(chǎn)品的最終完成帶來(lái)附