電路板級的電磁兼容設計

本應用文檔從元件選擇、電路設計和印制電路板的布線(xiàn)等幾個(gè)方面討論了電路板級的電磁兼容性（EMC）設計。

本文從以下幾個(gè)部分進(jìn)行論述：

第一部分：電磁兼容性的概述

第二部分：元件選擇和電路設計技術(shù)

第三部分：印制電路板的布線(xiàn)技術(shù)

附錄A：電磁兼容性的術(shù)語(yǔ)

附錄B：抗干擾的測量標準

第一部分 — 電磁干擾和兼容性的概述

電磁干擾是現代電路工業(yè)面對的一個(gè)主要問(wèn)題。為了克服干擾，電路設計者不得不移走干擾源，或設法保護電路不受干擾。其目的都是為了使電路按照預期的目標來(lái)工作——即達到電磁兼容性。通常，僅僅實(shí)現板級的電磁兼容性這還不夠。雖然電路是在板級工作的，但是它會(huì )對系統的其它部分輻射出噪聲，從而產(chǎn)生系統級的問(wèn)題。另外，系統級或是設備級的電磁兼容性必須要滿(mǎn)足某種輻射標準，這樣才不會(huì )影響其他設備或裝置的正常工作。許多發(fā)達國家對電子設備和儀器有嚴格的電磁兼容性標準；為了適應這個(gè)要求，設計者必須從板級設計開(kāi)始就考慮抑制電子干擾。

1．電磁環(huán)境的組成

一個(gè)簡(jiǎn)單的電磁干擾模型由三個(gè)部分組成：

電磁干擾源

耦合路徑

接收器

電磁干擾模型的組成如圖一所示。

電磁干擾源

電磁干擾源包括微處理器、微控制器、靜電放電、傳送器、瞬時(shí)功率執行元件，比如說(shuō)：機電式繼電器、開(kāi)關(guān)電源、閃電等。在一個(gè)微控制器系統里，時(shí)鐘電路通常是最大的寬帶噪聲發(fā)生器，而這個(gè)噪聲被分散到了整個(gè)頻譜。隨著(zhù)大量的高速半導體器件的應用，其邊沿跳變速率非?？?，這種電路可以產(chǎn)生高達300MHZ的諧波干擾。

耦合路徑

噪聲被耦合到電路中最簡(jiǎn)單的方式是通過(guò)導體的傳遞。如果一條導線(xiàn)在一個(gè)有噪聲的環(huán)境中經(jīng)過(guò)，這條導線(xiàn)通過(guò)感應將接受這個(gè)噪聲并且將它傳遞到電路的其余部分。噪聲通過(guò)電源線(xiàn)進(jìn)入系統，就是這種的耦合的一種情況。由電源線(xiàn)攜帶的噪聲就被傳到了整個(gè)電路。

耦合也能發(fā)生在有共享負載（阻抗）的電路中。例如，兩個(gè)電路共享一條提供電源電壓導線(xiàn)，并且共享一條接地的導線(xiàn)。如果一個(gè)電路要求提供一個(gè)突發(fā)的電流，由于兩個(gè)電路共享共同的電源線(xiàn)和同一個(gè)電源內阻，則另一個(gè)電路的電源電壓將會(huì )下降。該耦合的影響能通過(guò)減少共同的阻抗來(lái)削弱。但不幸的是，電源內阻抗是固定的而不能被降低，這種情況也同樣發(fā)生在接地的導線(xiàn)中。在一個(gè)電路中流動(dòng)的數字返回電流在另一個(gè)電路的接地回路中產(chǎn)生了地電位的變動(dòng)。若接地不穩定，則將會(huì )嚴重的降低運算放大器、模數轉換器和傳感器等低電平模擬電路的性能。同樣，對每個(gè)電路都共享的電磁場(chǎng)的輻射也能產(chǎn)生耦合。當電流改變時(shí)，就會(huì )產(chǎn)生電磁波。這些電磁波能耦合到附近的導體中并且干擾電路中的其它信號。

接收器（受體）

所有的電子電路都可以接受傳送的電磁干擾。雖然一部分電磁干擾可通過(guò)射頻被直接接受，但大多數是通過(guò)瞬時(shí)傳導被接受的。在數字電路中，臨界信號最容易受到電子干擾的影響。這些信號包括復位、中斷和控制信號。模擬的低級放大器、控制電路和電源調整電路也容易受到噪聲的影響。

為了進(jìn)行電磁兼容性設計并符合電磁兼容性標準，設計者需要將輻射（從產(chǎn)品中泄露的射頻能量）減到最小，增強其對輻射（進(jìn)入產(chǎn)品中的射頻能量）的易感性和抗干擾能力。如圖一所示，發(fā)射和抗干擾都可以根據輻射和傳導的耦合來(lái)分類(lèi)。輻射耦合在高頻中十分常見(jiàn)，而傳導耦合路徑在低頻中更為常見(jiàn)。

2． 電磁兼容性的費用

最經(jīng)濟有效的電磁兼容性設計方法，是在設計的早期階段充分考慮評估電磁兼容性的技術(shù)要求（見(jiàn)圖2）。

要讓設計者在最初選擇元件、設計電路和設計PCB布線(xiàn)時(shí)，就把電磁兼容性作為主要的設計依據是不大現實(shí)的。但是，如果設計者能牢記這篇文章的建議，那么，就能減少不合理的元件選擇、電路設計和PCB布線(xiàn)的情況出現。

第二部分 — 元件的選擇和電路設計技術(shù)

元件的選擇和電路設計是影響板級電磁兼容性性能的主要因素。每一種電子元件都有它各自的特性，因此，要求在設計時(shí)仔細考慮。下面將討論一些常見(jiàn)的用來(lái)減少或抑制電磁兼容性的電子元件和電路設計技術(shù)。

? 元件組

有兩種基本的電子元件組：有引腳的和無(wú)引腳的元件。有引腳線(xiàn)元件有寄生效果，尤其在高頻時(shí)。該引腳形成了一個(gè)小電感，大約是1nH/mm/引腳。引腳的末端也能產(chǎn)生一個(gè)小電容性的效應，大約有4pF。因此

本應用文檔從元件選擇、電路設計和印制電路板的布線(xiàn)等幾個(gè)方面討論了電路板級的電磁兼容性（EMC）設計。

本文從以下幾個(gè)部分進(jìn)行論述：

第一部分：電磁兼容性的概述

第二部分：元件選擇和電路設計技術(shù)

第三部分：印制電路板的布線(xiàn)技術(shù)

附錄A：電磁兼容性的術(shù)語(yǔ)

附錄B：抗干擾的測量標準

第一部分 — 電磁干擾和兼容性的概述

電磁干擾是現代電路工業(yè)面對的一個(gè)主要問(wèn)題。為了克服干擾，電路設計者不得不移走干擾源，或設法保護電路不受干擾。其目的都是為了使電路按照預期的目標來(lái)工作——即達到電磁兼容性。通常，僅僅實(shí)現板級的電磁兼容性這還不夠。雖然電路是在板級工作的，但是它會(huì )對系統的其它部分輻射出噪聲，從而產(chǎn)生系統級的問(wèn)題。另外，系統級或是設備級的電磁兼容性必須要滿(mǎn)足某種輻射標準，這樣才不會(huì )影響其他設備或裝置的正常工作。許多發(fā)達國家對電子設備和儀器有嚴格的電磁兼容性標準；為了適應這個(gè)要求，設計者必須從板級設計開(kāi)始就考慮抑制電子干擾。

1．電磁環(huán)境的組成

一個(gè)簡(jiǎn)單的電磁干擾模型由三個(gè)部分組成：

電磁干擾源

耦合路徑

接收器

電磁干擾模型的組成如圖一所示。

電磁干擾源

電磁干擾源包括微處理器、微控制器、靜電放電、傳送器、瞬時(shí)功率執行元件，比如說(shuō)：機電式繼電器、開(kāi)關(guān)電源、閃電等。在一個(gè)微控制器系統里，時(shí)鐘電路通常是最大的寬帶噪聲發(fā)生器，而這個(gè)噪聲被分散到了整個(gè)頻譜。隨著(zhù)大量的高速半導體器件的應用，其邊沿跳變速率非?？?，這種電路可以產(chǎn)生高達300MHZ的諧波干擾。

耦合路徑

噪聲被耦合到電路中最簡(jiǎn)單的方式是通過(guò)導體的傳遞。如果一條導線(xiàn)在一個(gè)有噪聲的環(huán)境中經(jīng)過(guò)，這條導線(xiàn)通過(guò)感應將接受這個(gè)噪聲并且將它傳遞到電路的其余部分。噪聲通過(guò)電源線(xiàn)進(jìn)入系統，就是這種的耦合的一種情況。由電源線(xiàn)攜帶的噪聲就被傳到了整個(gè)電路。

耦合也能發(fā)生在有共享負載（阻抗）的電路中。例如，兩個(gè)電路共享一條提供電源電壓導線(xiàn)，并且共享一條接地的導線(xiàn)。如果一個(gè)電路要求提供一個(gè)突發(fā)的電流，由于兩個(gè)電路共享共同的電源線(xiàn)和同一個(gè)電源內阻，則另一個(gè)電路的電源電壓將會(huì )下降。該耦合的影響能通過(guò)減少共同的阻抗來(lái)削弱。但不幸的是，電源內阻抗是固定的而不能被降低，這種情況也同樣發(fā)生在接地的導線(xiàn)中。在一個(gè)電路中流動(dòng)的數字返回電流在另一個(gè)電路的接地回路中產(chǎn)生了地電位的變動(dòng)。若接地不穩定，則將會(huì )嚴重的降低運算放大器、模數轉換器和傳感器等低電平模擬電路的性能。同樣，對每個(gè)電路都共享的電磁場(chǎng)的輻射也能產(chǎn)生耦合。當電流改變時(shí)，就會(huì )產(chǎn)生電磁波。這些電磁波能耦合到附近的導體中并且干擾電路中的其它信號。

接收器（受體）

所有的電子電路都可以接受傳送的電磁干擾。雖然一部分電磁干擾可通過(guò)射頻被直接接受，但大多數是通過(guò)瞬時(shí)傳導被接受的。在數字電路中，臨界信號最容易受到電子干擾的影響。這些信號包括復位、中斷和控制信號