如何更好地挑戰電源0.1W待機功耗需求

圖1 電源的標準線(xiàn)路圖

　　如圖1虛線(xiàn)所圈部分，這是一個(gè)電源的EMI濾波電路，在這個(gè)電路中，請注意一下X電容C1上面并聯(lián)的兩個(gè)電阻，這兩個(gè)電阻是起什么作用呢？電容是可以存儲電能的產(chǎn)品，當我們電源接通交流電后，交流電會(huì )對C1充電，被充電后的電容存儲著(zhù)電量，當我們把電源插頭從交流電源上拔出后，這個(gè)電量仍然存在于電容中，這個(gè)電容的兩端直接與電源插頭的兩個(gè)腳相連，換言之，如果這里人體不慎碰到插頭的兩個(gè)腳，就會(huì )被電容上的電量觸電，所以安規中強制規定，這個(gè)電容上的電量必須在電源插座被拔除后一定的時(shí)間泄放完，所以這兩個(gè)電阻在這里起放電作用，是萬(wàn)萬(wàn)不能省的，但是這兩個(gè)電阻直接與交流電源相連，也就是說(shuō)，在電源進(jìn)入待機狀態(tài)后時(shí)，這兩個(gè)電阻在消耗著(zhù)能量，它上面的損耗有多大呢？圖2中列出了跟不同X 電容匹配的電阻所生的損耗，X電容越大，放電電阻越小，其損耗就越大，結果顯示，這個(gè)放電電阻上面有幾十mW到幾百mW的損耗，再加上其它元器件上的損耗，整機小于0.1W的目標淪為了天方夜談。

圖2

　　如果說(shuō)在這兩個(gè)電阻上串一個(gè)智能開(kāi)關(guān)，如圖3 所示，切斷交流電源時(shí)開(kāi)關(guān)吸合，從而把兩個(gè)電阻連起來(lái)，快速泄放走X電容的電荷，而接上交流電源時(shí)開(kāi)關(guān)切斷，從而把兩個(gè)電阻斷開(kāi)，讓這時(shí)兩個(gè)電阻上沒(méi)有電流流過(guò)，實(shí)現零損耗，不是一個(gè)兩全齊美的好方法嗎？

圖3

　　電源半導體先驅?zhuān)蛟炀G色環(huán)保IC的創(chuàng )導者和領(lǐng)導者，美國PI公司把這一個(gè)電源工程師的想法變成了一個(gè)產(chǎn)品，被命名為Cap Zero，圖3為其等效電路圖，圖4為其內部電路圖，圖5為其實(shí)物圖，從圖4中可以看出，它由檢測控制電路和開(kāi)關(guān)電路組成，檢測控制電實(shí)時(shí)檢測著(zhù)X電容兩端的交流電壓（即電源插座上的交流電壓），當X電容兩端電壓存在時(shí)，檢測控制電路會(huì )保持相應的信號讓開(kāi)關(guān)電路保持關(guān)閉狀態(tài)，反之，則開(kāi)通。因為設計者不再擔心X電容放電電阻的損耗，所以設計者可以選用更大的X 電容，減小差模電感，這讓設計者在設計EMI 電路時(shí)有更多的組合方案和改進(jìn)空間。

圖4 內部電路圖

圖5

　　目前這一產(chǎn)品為SO-8的封裝，電源設計者無(wú)須做任何調試，只需要在PCB板上LAYOUT上這個(gè)封裝，需要時(shí)裝上去，不需要時(shí)用Jump短路即可，簡(jiǎn)單易操作，可靠實(shí)用。Cap Zero的出現，在電源設計者挑戰電源0.1W待機功耗的征程中，無(wú)疑又留下了光輝的一筆。