基于FPGA的新型脈沖電源控制系統
這個(gè)模塊輸入端口設置為:復位RESET,觸發(fā)TRIG(周期為2s,脈寬為10us),時(shí)鐘(0.1us), 4MS(4ms)。在觸發(fā)允許的情況下,輸出信號為1,開(kāi)始計數,如果沒(méi)有觸發(fā)就一直延續至1.8S,有觸發(fā)就調用計數器10US,脈寬延續為10us,等1.8S結束后輸出信號變?yōu)?,結束了一次觸發(fā)過(guò)程。
?。?) 脈沖模塊WAVEGEN .VHD
本模塊主要產(chǎn)生充電和放電脈沖。放電脈沖波形近似正弦波,振蕩頻率約454HZ(2.2ms); 充電脈沖與放電脈沖之間間隔延時(shí)4 ms。遙控狀態(tài)下可調參數為正峰、負峰幅度,觸發(fā)延時(shí)Td及間隔時(shí)間Tb,觸發(fā)模式設置序列(即正峰、負峰的序列),一個(gè)周期內的波形個(gè)數最多為12個(gè)。Tb的調節范圍為200ms-400ms,Td的調節范圍為0-20ms,步長(cháng)為0.1us 。該模塊根據上位機送的模式序列及相關(guān)約定計算出各波形觸發(fā)時(shí)間間隔即負峰到正峰T12、正峰到負峰T23、負峰到負峰T34等,在觸發(fā)允許時(shí),即送出相應的波形。
?。?) 數據處理模塊DATA-DISPOSAL.VHD
這個(gè)模塊是系統的核心模塊,主要承擔處理數據的任務(wù),其它模塊都與此相互通訊。
4 系統功能實(shí)現
通過(guò)XILINX 的EDA工具軟件FOUDATION的VHDL設計及仿真實(shí)現,這套系統能夠滿(mǎn)足設計要求,可以實(shí)現多種脈沖工作模式,并且系統運行穩定可靠。
參 考 文 獻
[1] 徐志軍等. CPLD/FPGA的開(kāi)發(fā)與應用. 北京:電子工業(yè)出版社,2002.1.
[2] 侯泊亨等. VHDL硬件描述語(yǔ)言及數字邏輯電路設計. 西安:西安電子科技大學(xué)出版社,1999
[3] XILINX Foundation Series 2.1i 設計指南. 北京:清華大學(xué)電子工程系Xilinx培訓中心,1999.9 .
評論