時(shí)域反射儀的硬件設計與實(shí)現----關(guān)鍵電路設計(一)

從電路圖中可以看到，對脈沖信號的放大并不是采用常規放大器電路中所采用的，利用反饋電阻與前置電阻的倍數關(guān)系來(lái)設定放大增益(Gain)，而是直接通過(guò)類(lèi)似比較器的原理。因為正向輸入端的信號外矩形脈沖信號，上升沿比較陡，即從低到高變化的時(shí)間很短，如果將放大器的反相輸入端設定成一個(gè)固定電平，比如+5V，則當正向輸入端的信號幅度小于+5V時(shí)，放大器的輸出端輸出低電平信號;當正向輸入端的信號幅度大于+0.5V時(shí)，放大器的輸出端輸出高電平信號。

由于本系統要求的脈沖幅度不能太小，而采用單電源供電的話(huà)，最大輸出幅度也不會(huì )超過(guò)+4V，所以采用了±5V的供電方案，這樣根據器件特性，從放大器的輸出端輸出的脈沖信號幅度在士4左右，即低電平時(shí)為-4V，高電平時(shí)為+4V.利用TEK的100M示波器進(jìn)行實(shí)際測量，當產(chǎn)生脈寬為500ns的脈沖信號時(shí)，輸入脈沖信號幅度在3.2V左右，經(jīng)過(guò)放大器放大以后，輸出脈沖從-4V到+4V跳變，即幅度保持在SV左右，滿(mǎn)足設計要求。

在放大電路中，放大器的使能信號EN，可以用來(lái)控制放大器的工作。如果在示波器模式下，放大器被禁止工作，EN引腳被拉低;當進(jìn)入了時(shí)域反射測量模式下，放大器就必須開(kāi)始工作，EN引腳必須置高。放大器的使能引腳的使能電壓要求最小在+3.3V以上，關(guān)斷電壓不超過(guò)+l.8V.FPGA的I/O為L(cháng)VTTL電平信號，輸出最高電壓只在3.3V，并不能直接去驅動(dòng)EN引腳，因此必須做電平轉換。經(jīng)過(guò)使能信號在FPGA內部做一次反輸出后，利用普通三極管再做一次電平變換，即完成了對放大器的控制。

3.1.3.2脈沖信號分離

脈沖測量信號產(chǎn)生以后，就可以用作電纜測試。脈沖信號的送出也比較關(guān)鍵，它涉及到對脈沖信號反射波的測量?？紤]到本設計對于時(shí)域反射的測量是利用雙通道來(lái)實(shí)現的，因此必定需要對脈沖信號的分離。在微波掃頻測量中，最常用的信號分離器件是：定向禍合器、駐波比電橋和功率分配器[24].寬頻帶高方向性定向禍合器是微波掃頻測量系統中傳統使用的信號分離器，近年來(lái)也出現了寬帶駐波比電橋在掃頻測量中顯示了很大的優(yōu)越性，而寬帶功率分配器用于掃頻衰減測量也有不少優(yōu)點(diǎn)，得到了日益廣泛的應用。

寬帶高方向性定向禍合器是微波技術(shù)應用中最廣泛的元件之一，其種類(lèi)很多，設計各異，圖4-11介紹了一種利用高頻變壓器禍合的平衡電路[25l，其原理也類(lèi)似一個(gè)定向耦合器。

當脈沖信號施加到變壓器Tl上以后，此時(shí)脈沖通過(guò)脈沖變壓器Tl的原邊Ll在其副邊L2、L3上產(chǎn)生大小相同極性相反的電壓脈沖，分別加到被測線(xiàn)路和內部阻抗平衡電路。如內部平衡電路阻抗與被測電路波阻抗相近，則在發(fā)射脈沖的作用下，在L4、L5上產(chǎn)生一個(gè)大小相近，極性相反的電流信號，L6收到的信號極弱，達到了壓縮發(fā)射脈沖的目的。而當線(xiàn)路上反射脈沖到來(lái)時(shí)，在L3與L5上產(chǎn)生的電壓大小相等，方向相反，回路電壓代數和為O，內部平衡電路不起作用，反射脈沖電壓通過(guò)T2的線(xiàn)圈以全部變換到L6上，加到信號接收電路。該方法將發(fā)射信號抵消掉，而保留了反射信號。

駐波比電橋利用的是電阻惠斯頓電橋技術(shù)，在駐波測量中它能完成與定向耦合器相同的功能。因為它本身就是一個(gè)反射計，有方向性，故又稱(chēng)反射計電橋或定向電橋，其基本電路如圖4-12所示。與平衡電橋的情況相反，現在采用的是失衡電橋，由失衡輸出的大小來(lái)確定駐波比。