電源網(wǎng)格的基本知識介紹

　　VDD網(wǎng)絡(luò )上的電壓下降（IR）和VSS網(wǎng)絡(luò )上的地線(xiàn)反彈會(huì )影響設計的整個(gè)時(shí)序和功能，如果忽視它們的存在，很可能導致芯片設計的失敗。電源網(wǎng)格中的大電流也會(huì )引起電遷移（EMI）效應，在芯片的正常壽命時(shí)間內會(huì )引起電源網(wǎng)格的金屬線(xiàn)性能劣化。這些不良效應最終將造成代價(jià)不菲的現場(chǎng)故障和嚴重的產(chǎn)品可靠性問(wèn)題。

　　電源網(wǎng)格的IR壓降和地線(xiàn)反彈

　　引起VDD網(wǎng)絡(luò )上IR壓降的原因是，晶體管或門(mén)的工作電流從VDD I/O引腳流出后要經(jīng)過(guò)電源網(wǎng)格的RC網(wǎng)絡(luò )，從而使到達器件的VDD電壓有所下降。地線(xiàn)反彈現象與此類(lèi)似，電流流回VSS引腳時(shí)也要經(jīng)過(guò)RC網(wǎng)絡(luò )，從而導致到達器件的VSS電壓有所上升。更加精細的設計工藝和下一代設計技術(shù)使新的設計在IR壓降或地線(xiàn)反彈方面要承受更大的風(fēng)險。電源網(wǎng)格上的IR壓降主要影響時(shí)序，它會(huì )降低門(mén)的驅動(dòng)能力，增加整個(gè)路徑的時(shí)延。一般情況下，供電電壓下降5%會(huì )使時(shí)延增加15%以上。時(shí)鐘緩沖器的時(shí)延會(huì )由于IR壓降增加1倍以上。當時(shí)鐘偏移范圍在100ps內時(shí)，這樣的時(shí)延增幅將是非常危險的?？梢韵胂笠幌录信渲玫年P(guān)鍵路徑上發(fā)生這種未期而至的延時(shí)會(huì )出現什么樣的情景，顯然，設計的性能或功能將變得不可預測。理想情況下，要想提高設計精度，其時(shí)序計算必須考慮最壞情況下的IR壓降。

　　電源網(wǎng)格分析方法主要有靜態(tài)和動(dòng)態(tài)兩種方法。

　　靜態(tài)電源網(wǎng)格分析

　　靜態(tài)電源網(wǎng)格分析法無(wú)需額外的電路仿真即能提供全面的覆蓋。大多數靜態(tài)分析法都基于以下一些基本概念：

　　1．提取電源網(wǎng)格的寄生電阻；

　　2．建立電源網(wǎng)格的電阻矩陣；

　　3．計算與電源網(wǎng)格相連的每個(gè)電阻或門(mén)的平均電流；

　　4．根據晶體管或門(mén)的物理位置，將平均電流分配到電阻矩陣中；

　　5．在每個(gè)VDD I/O引腳上將VDD源應用到矩陣；

　　6．利用靜態(tài)矩陣解決方案計算流經(jīng)電阻矩陣的電流和IR壓降。

　　由于靜態(tài)分析法假設VDD和VSS之間的去耦電容足夠濾除IR壓降或地線(xiàn)反彈的動(dòng)態(tài)峰值，因此其結果非常接近電源網(wǎng)格上動(dòng)態(tài)轉換的效果。

　　靜態(tài)分析法的主要價(jià)值體現在簡(jiǎn)單和全面覆蓋。由于只需要電源網(wǎng)格的寄生電阻，因此提取的工作量非常小。而且每個(gè)晶體管或門(mén)都提供對電源網(wǎng)格的平均負載，因此該方法能夠全面覆蓋電源網(wǎng)格，但它的主要挑戰在于精度。靜態(tài)分析法沒(méi)有考慮本地動(dòng)態(tài)效應和封裝傳導效應（Ldi/dt），如果電源網(wǎng)格上沒(méi)有足夠的去耦電容，那么這二者都會(huì )導致進(jìn)一步的IR壓降和地線(xiàn)反彈。

　　動(dòng)態(tài)電源網(wǎng)格分析

　　動(dòng)態(tài)電源網(wǎng)格分析法不僅要求提取電源網(wǎng)格的寄生電阻，還要求提取寄生電容，并要完成電阻RC矩陣的動(dòng)態(tài)電路仿真。動(dòng)態(tài)電源網(wǎng)格分析法的典型步驟是：

　　1．提取電源網(wǎng)格的寄生電阻和電容；

　　2．提取信號網(wǎng)絡(luò )的寄生電阻和電容；

　　3．提取設計網(wǎng)表；

　　4．根據提取的寄生電阻、電容值和網(wǎng)表生成電路網(wǎng)表；

　　5．依據仿真向量集執行電路仿真，主要仿真晶體管或門(mén)的動(dòng)態(tài)轉換以及該轉換對電源網(wǎng)格的影響。

　　動(dòng)態(tài)分析法的主要價(jià)值體現在它的精度。由于分析的依據是電路仿真，IR壓降和地線(xiàn)反彈結果將是非常精確的，并考慮了本地動(dòng)態(tài)效應和封裝傳導效應。

　　但動(dòng)態(tài)分析法面臨的挑戰也是十分艱巨的，原因在于：

　　1. 寄生提取要求非常高，因為需要提取電源網(wǎng)格的電阻和電容以及（至少）信號網(wǎng)絡(luò )的電容。

　　2. 電路仿真的對象非常多，會(huì )使電路仿真引擎滿(mǎn)負荷工作。

　　3. 用作激勵信號的向量集在決定輸出質(zhì)量時(shí)起著(zhù)重要的作用。如果沒(méi)有采用完整的測試向量集，那么結果將是令人懷疑的，因為電源網(wǎng)格的某些部分可能沒(méi)有被仿真到。

　　4. 最后，由于單個(gè)電源網(wǎng)格就有如此多的考慮因素，基于全面動(dòng)態(tài)仿真的電源網(wǎng)格分析法將難以適應設計規模的進(jìn)一步增加。

　　許多追求動(dòng)態(tài)效應的電源網(wǎng)格分析法必須求助于RC壓縮技術(shù)才能管理大量的仿真數據，然而這樣做與動(dòng)態(tài)分析法的主要價(jià)值－高精度是互相矛盾的。電源網(wǎng)格的RC壓縮化會(huì )導致分析結果的精度下降，甚至會(huì )掩蓋真正的EMI問(wèn)題。

　　電遷移和全芯片EMI分析

　　電源網(wǎng)格的電遷移是由流經(jīng)金屬線(xiàn)與通孔的平均電流引起的一種直流現象。這是深亞微米電源網(wǎng)格設計中出現的另外一種重要問(wèn)題。大電流密度與窄線(xiàn)寬會(huì )引起EMI，而由EMI造成的故障可能是災難性的。這些故障一般都發(fā)生在用戶(hù)那兒，此時(shí)芯片早已安裝在系統中的基板上了，如果真的出問(wèn)題，就可能會(huì )導致設計被召回。

　　雖然EMI可能會(huì )造成電源網(wǎng)格中的電路開(kāi)路或短路，但最常見(jiàn)的影響還是電源網(wǎng)格路徑中電阻值的增加，由此引起IR壓降或地線(xiàn)反彈，從而影響到芯片的時(shí)序。這也是一個(gè)設計為什么最初工作正常且符合規范，但后來(lái)發(fā)生故障的原因所在。EMI設計的指導性依據是平均電流水平，其實(shí)最終還是取決于信號線(xiàn)電容。

　　因此精確的EMI預測需要正確的電容信息。此外，由于設計中的金屬線(xiàn)會(huì )有高度變化，金屬有不同級別的材料屬性，因此每個(gè)金屬層都會(huì )有不同的故障標準，所以確定整個(gè)芯片上有潛在EMI問(wèn)題的所有區域的唯一方法是進(jìn)行全芯片分析。

　　業(yè)界常用Black定律預測金屬線(xiàn)的平均無(wú)故障時(shí)間，主要參數是金屬線(xiàn)旁邊所示的平均電流密度J。平均數據越精確，MTTF的估測